专利名称：缓冲器的配置方法及其芯片的制作方法
技术领域：
本发明涉及一种缓冲器的配置方法，特别涉及一种形成一维的二元树的缓冲器的配置方法。
背景技术：
集成电路(IC)产业可说是近年来成长及发展最为快速的产业。在技术上，半导体组件性能日新月异的进步使得电子产品的多功能性及整合性与日俱增，而集成电路是这些不断推陈出新的产品所不可或缺的组件，也因此集成电路产业当可被视为高科技产业的明日之星。
目前，在集成电路的设计过程中会使用一些电子设计自动化(ElectronicDesign Autornation，EDA)工具，以辅助工程师执行组件布置(placement)以及布线(routing)的步骤。当这些电子设计自动化工具在对芯片上的电路布局作最佳化的设计时，考虑的条件包括组件(cell)间的连接关系及路径延迟(path delay)。但是，一般的设计工具所考虑的路径延迟仅包含栅极延迟(gate delay)，并不含连接延迟(interconnect delay)。但是，由于深次微米芯片的信号的路径延迟大多是由连接延迟所造成的，所以，这些电子设计自动化工具无法最佳化深次微米芯片的电路设计。
请参照图1，其示出了一使用电子设计自动化工具所合成的电路布局的示意图。如图1所示，芯片100上具有输出焊垫(pad)110、120、130、140、150、160、170与180，一信号来源端(root)R，以及缓冲器(buffer)B1、B2、B3、B4、B5与B6。相邻的输出焊垫的间距相等。由于信号来源端R所产生的信号需要同时被传送至芯片100的输出焊垫110、120、130、140、150、160、170与180，所以需要缓冲器B1、B2、B3、B4、B5与B6来放大来源端R所输出的信号，使得被放大后的信号可以推动多个输出焊垫。若从信号来源端R输出至输出焊垫110、120、130、140、150、160、170及180的信号为一个时钟信号(clock signal)，而时钟信号是一种有同步需求的信号。所谓的同步需求是指，此时钟信号由信号来源端R输出，经由缓冲器B1、B2、B3、B4、B5与B6到达输出焊垫110、120、130、140、150、160、170及180的时间点必须相同。
以输出焊垫110及输出焊垫180为例，时钟信号自信号来源端R输出至输出焊垫110所经过的连接走线为走线P1，走线P2及走线P3，且时钟信号至输出焊垫110的连接延迟为T1。而时钟信号自信号来源端R输出至输出焊垫180所经过的连接走线为走线P4，走线P5及走线P6，且时钟信号至输出焊垫180的连接延迟为T2。由于芯片内部尚有其它电路的区块已经被占用，所以缓冲器的配置常会受到限制，因此时钟信号自信号来源端R至输出焊垫110及输出焊垫180所经过的走线的路径长度必定不同，也就是说，走线P1、走线P2与走线P3的长度之和不等于走线P4、走线P5与走线P6的长度之和，所以时钟信号通过两条路径的连接延迟不会相同，T1≠T2。也因此，信号来源端R所输出的时钟信号是无法同时到达输出焊垫110及输出焊垫180的。同理，时钟信号从信号来源端R至其它的输出焊垫的连接延迟的时间长短亦不相同。所以，从图1的例子可知，仅使用电子设计自动化工具来合成电路的芯片是无法达到时钟信号的同步需求的。
为了解决上述的问题，目前的作法是先使用电子设计自动化工具来合成电路后，再测试是否符合信号的同步需求，若否，则进行调整，之后，再进行重复测试及调整的工作，直到符合信号的同步需求为止。如图1所示，在一般的情形下，工程师需要调整多个缓冲器的位置，以符合时钟信号的同步需求，而由于缓冲器在芯片上的位置是二维的，其位置可沿着x轴或y轴的方向变化。因此考虑各种可能摆放缓冲器的位置，以及计算各个缓冲器与信号来源端及输出焊垫的连接走线的长度的工作，是一项复杂度高且耗时的工作。再加上调整的方式是以人工的方式来进行，因此，重复进行调整及测试的时间就会变得很长。但是，由于集成电路设计产业的产品生命周期短，市场变动快且竞争性强，因此，在目前的作法下，进行产品研发的时间长，而这不但会提高研发成本还会减低产品的时效性及竞争性。
发明内容
有鉴于此，本发明的任务就是在提供一种缓冲器的配置方法，使得具有同步需求的信号可同时到达输出焊垫，进而避免电路设计上不必要的重复调整及测试的工作，以缩短集成电路设计所需的时间并降低研发成本。
根据本发明的任务，提出一种缓冲器的配置方法，用以将多个缓冲器配置于一个芯片上。此芯片具有一信号来源端以及X个输出焊垫，其中，X为正整数。本发明的配置方法包括(a)在每两个输出焊垫的中间处附近配置一第N层缓冲器，并使每个输出焊垫与所对应的第N层缓冲器电连接；(b)在每两个第N层缓冲器的中间处附近配置一第N+1层缓冲器，并使每个第N层缓冲器与所对应的第N+1层缓冲器电连接，且判断上述的第N+1层缓冲器的个数是否为1，若是，则结束该方法，若否，则进入步骤c；以及(c)将N值加1，并重复步骤(b)。
根据本发明的另一个任务，提出一种缓冲器的配置方法，用以将多个缓冲器配置于一个芯片上。此芯片具有一信号来源端，以及X个输出焊垫，其中，X为正整数。本发明的配置方法包括(a)配置Y个虚拟负载(dummyload)，并将每个输出焊垫及每个虚拟负载各作为一节点；(b)在每两个节点的中间处附近，配置一第N层缓冲器，并使每个节点与所对应的第N层缓冲器电连接；(c)在每两个第N层缓冲器的中心处附近配置一第N+1层缓冲器，并使每个第N层缓冲器与所对应的第N+1层缓冲器电连接，且判断上述的第N+1层缓冲器的个数是否为1，若是，则结束该方法，若否，则进入步骤d；以及(d)将N值加1，并重复步骤(c)。
为让本发明的上述任务、特征、和优点能更明显易懂，下文特举一优选实施例，并配合附图，作详细说明。
图1示出了一使用电子设计自动化工具所合成的电路布局的示意图。
图2A至图2C示出了根据本发明的一缓冲器配置流程的示意图。
图3示出了根据本发明一优选实施例的缓冲器的配置方法的流程图。
图4示出了当输出焊垫的个数不为2的正整数次方时的本发明的缓冲器的配置方法的流程图。
图5示出了执行图4的流程后，所得到的芯片的示意图。
附图标记说明100、200、500芯片
110、120、130、140、150、160、170、180、210、220、230、240、250、260、270、280、510、520、530、540、550、560输出焊垫215、235、255、275、225、265、245、515、535、555、575、525、565、545缓冲器570、580虚拟负载具体实施方式
请参照图2A至图2C，其示出了根据本发明的一缓冲器配置流程的示意图。如图2A所示，芯片200具有输出焊垫(pad)210、220、230、240、250、260、270与280，以及一信号来源端R。相邻输出焊垫的间距相等。首先，将输出焊垫每两个分成一组，在同一组输出焊垫的中间处配置一个第1层缓冲器，使第1层缓冲器至两个输出焊垫的走线长度相同。其中，同一组输出焊垫的中间处是指同一组输出焊垫沿x轴方向的中间点的下方处，并与此中间点具有相同的x坐标值的点。另外，本发明要求使所有的第1层缓冲器的y轴坐标均相同，所以，各个第1层缓冲器的位置仅可能在单一方向(沿x轴的方向)上调整。
举例来说，在输出焊垫210及输出焊垫220的中间处配置一第1层缓冲器215，其中，第1层缓冲器215至输出焊垫210的走线长度与第1层缓冲器215至输出焊垫220的走线长度相同，其均为L1。同理，第1层缓冲器235至输出焊垫230及输出焊垫240的走线长度亦为L1，第1层缓冲器255至输出焊垫250及输出焊垫260的走线长度亦为L1，第1层缓冲器275至输出焊垫270及输出焊垫280的走线长度亦同为L1。
请参考图2B，第1层缓冲器215及第1层缓冲器235被分成一组，而第1层缓冲器255及第1层缓冲器275被分成一组。在第1层缓冲器215及第1层缓冲器235的中间处配置一个第2层缓冲器225，使得缓冲器225到缓冲器215的走线长度与缓冲器225到缓冲器235的走线长度等长，而其长度均为L2。同理，缓冲器265被配置于缓冲器255及缓冲器275的中间处，而缓冲器265到缓冲器255与缓冲器275的走线长度亦均为L2。
请参考图2C，在第2层缓冲器225及第2层缓冲器265的中间处配置一第3层缓冲器245。第3层缓冲器245与第2层缓冲器225之间的走线长度为L3，而第3层缓冲器245与第2层缓冲器265之间的走线长度亦为L3。信号来源端R至缓冲器245的走线长度为L4。
举例来说，一个由信号来源端R所输出的时钟信号，经过缓冲器245、缓冲器225与缓冲器235，至输出焊垫230的走线长度为L1+L2+L3+L4之和。而由信号来源端R所发出的时钟信号，经过缓冲器245、缓冲器265与缓冲器275，至输出焊垫280的走线长度亦为L1+L2+L3+L4之和。同理，由信号来源端R分别至输出焊垫210、220、230、240、250、260、270与280的走线长度之和均相同。这是由于所有的缓冲器与走线形成了一个一维的二元树的设计，由于每个缓冲器所连接的两条走线长均相等，所以，时钟信号由信号来源端R输出至不同的输出焊垫所经过的每条路径的路径长均相等，也因此，通过每条路径的连接延迟亦相同。而且比较图1及图2C中缓冲器的配置方式可知，图2C中的缓冲器的排列为一维的排列，由此可知，本发明的方法将原本复杂的二维排列改为一维排列，由于缓冲器的移动范围只限于一维，因此，可大量减低缓冲器配置的复杂度及运算量。
为了更清楚地描述本发明，请参照图3，其示出了根据本发明一优选实施例的缓冲器的配置方法的流程图。在步骤302中，在每两个输出焊垫的中间处附近配置一第N层缓冲器，并使每个输出焊垫与所对应的该第N层缓冲器电连接。优选地，第N层缓冲器被配置于每两个输出焊垫的中间处。若需要同时接收到信号来源端R所输出的一信号的输出焊垫的个数为X，则将输出焊垫每两个分成一组，在同一组输出焊垫的中间处配置一个第N层缓冲器，使得第N层缓冲器至两个输出焊垫的走线长度相同。其中，第N层缓冲器的个数为X/2。在步骤304中，是将每两个第N层缓冲器分为一组，并在每一组第N层缓冲器的位置中间处附近配置一第N+1层缓冲器，并使每个第N层缓冲器与所对应的第N+1层缓冲器电连接。优选地，此第N+1层缓冲器被配置于每一组第N层缓冲器的位置中间处。在步骤306中，判断是否仅有1个第N+1层的缓冲器，若否，则进入步骤308，若是，则结束此方法。而在步骤308中，将N值加1。执行完步骤308之后，则重复执行步骤304。
请同时参照图2及图3。现在以N值的起始值为1为例做说明。如步骤302所示，在每两个输出焊垫之间配置一第1层缓冲器，也就是第1层缓冲器215、235、255及275。接着步骤304在每两个第1层缓冲器的位置的中间处配置一第2层缓冲器，即是配置第2层缓冲器225及265。而由于此第2层缓冲器的个数不为1，因此，将N直再加1的后，在第2层缓冲器225及265的中间处配置一第3层缓冲器，也就是第3层缓冲器245。由于第3层缓冲器的个数为1，因此，即结束此方法。
如此，请同时参考图2C，执行图3的流程后，可得到的芯片200包括X个输出焊垫(图2C是以X值等于2M，M等于3为例做说明)、多个缓冲器以及一信号来源端R。X个输出焊垫包括输出焊垫210、220、230、240、250、260、270与280。多个缓冲器包括第1层缓冲器、第2层缓冲器…第M层缓冲器。每两个输出焊垫的中间处附近配置有一个第1层缓冲器，每个输出焊垫系与所对应的该第1层缓冲器电连接。例如第1层缓冲器215被配置在输出焊垫210与212的中间处，并与输出焊垫210与212电连接。此外，设定一参数j，1＜j＜M+1，j为正整数。每两个第j-1层缓冲器的中间处附近配置有一个第j层缓冲器，每个第j-1层缓冲器与所对应的第j层缓冲器电连接。例如，第2层缓冲器225被配置在第1层缓冲器215与235的中间处，并与第1层缓冲器215与235电连接。而信号来源端R所输出的信号(未示出)经由这些缓冲器被传送至X个输出焊垫。例如，信号来源端R所输出的信号可经由第3层缓冲器245、第2层缓冲器225与第1层缓冲器215被传送至输出焊垫210。其中，各个输出焊垫经由走线与所对应的该第1层缓冲器电连接，而各个第j-1层缓冲器亦经由走线与所对应的第j层缓冲器电连接。而所有的缓冲器位于同一条直线上。
以上步骤仅限于当输出焊垫的个数为X，且X为2的正整数次方时才得以实施。而当输出焊垫的个数X不为2的正整数次方时，本发明的缓冲器的配置方法的流程图即如图4所示。图4的流程图与图3的相异处仅在于步骤401及步骤402。由于输出焊垫的个数X不为2的正整数次方，但是，此发明的二元树的缓冲器的配置方法仅限于使用在2的正整数次方的个数的输出焊垫时，因此，需要增加步骤401，额外配置Y个虚拟负载(dummyload)，而X与Y之和为2的正整数次方，且每个虚拟负载所模拟的是一个输出焊垫的负载(loading)。换句话说，每个虚拟负载等效的阻抗值与输出焊垫相等。而在步骤401中，更将每个输出焊垫及每个虚拟负载各作为一节点。而在步骤402中，在每两个节点的中间处附近，配置一第N层缓冲器，并使每个节点与所对应的第N层缓冲器电连接。优选地，此第N层缓冲器被配置在每两个节点的中间处。接下来的步骤404、406、408与图3的步骤304、306、308相同。在步骤404中，在每两个第N层缓冲器的中间处附近配置一第N+1层缓冲器，并使每个第N层缓冲器与所对应的第N+1层缓冲器电连接。在步骤406中，判断是否仅有1个第N+1层的缓冲器，若否，则进入步骤408，若是，则结束此方法。而在步骤408中，将N值加1。
如此，请同时参照图5，其示出了执行图4的流程后，所得到的芯片的示意图。芯片500包括X个输出焊垫、Y个虚拟负载、多个缓冲器以及一信号来源端R。图5是以X值等于6，Y值等于2，X与Y之和等于2M，M等于3为例做说明。每个输出焊垫及每个虚拟负载各作为一节点。X个输出焊垫包括输出焊垫510、520、530、540、550、与560。Y个虚拟负载则包括虚拟负载570与580。多个缓冲器包括第1层缓冲器、第2层缓冲器…第M层缓冲器。每两个节点的中间处附近配置有一个第1层缓冲器，每个节点与所对应的第1层缓冲器电连接。例如第1层缓冲器515被配置在输出焊垫510与520的中间处，并与输出焊垫510与520电连接。而第1层缓冲器575则被配置在虚拟负载570与580的中间处，并与虚拟负载570与580电连接。此外，设定一参数j，1＜j＜M+1，j为正整数。每两个第j-1层缓冲器的中间处附近配置有一个第j层缓冲器，每个第j-1层缓冲器与所对应的第j层缓冲器电连接。例如，第2层缓冲器525被配置在第1层缓冲器515与535的中间处，并与第1层缓冲器515与535电连接。而信号来源端R所输出的信号(未示出)经由第1～M层缓冲器被传送至X个输出焊垫。例如，信号来源端R所输出的信号可经由第3层缓冲器545、第2层缓冲器565与第1层缓冲器555传被送至输出焊垫550。其中，各个第1层缓冲器经由走线与二个节点电连接。各个节点系经由走线与所对应的该第1层缓冲器电连接，而各个第j-1层缓冲器亦经由走线与所对应的第j层缓冲器电连接。而所有的缓冲器位于同一条直线上。
本发明上述实施例所公开的缓冲器的配置方法，使得具有同步需求的信号可同时到达输出焊垫，进而避免电路设计上不必要的重复调整及测试的工作，以缩短集成电路设计所需的时间，进而降低研发成本，并提高产品的时效性及竞争性。
综上所述，虽然本发明已由一优选实施例公开如上，然其并非用以限定本发明，本领域技术人员，在不脱离本发明的精神和范围内，应当能够作各种的改进与调整，因此本发明的保护范围应当以所附权利要求所界定的范围为准。
权利要求
1.一种缓冲器的配置方法，用以将多个缓冲器配置于一个芯片上，而该芯片具有一信号来源端以及X个输出焊垫，其中，X为正整数，该方法包括a.在每两个该输出焊垫的中间处附近配置一第N层缓冲器，并使每个该输出焊垫与所对应的该第N层缓冲器电连接；b.在每两个该第N层缓冲器的中间处附近配置一第N+1层缓冲器，并使每个该第N层缓冲器与所对应的该第N+1层缓冲器电连接，且判断上述的第N+1层缓冲器的个数是否为1，若是，则结束该方法，若否，则进入步骤c；以及c.将N值加1，并重复该步骤b。
2.如权利要求1所述的配置方法，其中，X值为2的正整数次方。
3.如权利要求1所述的配置方法，其中，该第N层缓冲器与该第N+1层缓冲器位于同一条直线上。
4.一种缓冲器的配置方法，用以将多个缓冲器配置于一个芯片上，而该芯片具有一信号来源端，以及X个输出焊垫，其中，X为正整数，该方法包括a.配置Y个虚拟负载，并将每个输出焊垫及每个虚拟负载各作为一节点；b.在每两个该节点的中间处附近，配置一第N层缓冲器，并使每个该节点与所对应的该第N层缓冲器电连接；c.在每两个该第N层缓冲器的中心处附近配置一第N+1层缓冲器，并使每个该第N层缓冲器与所对应的该第N+1层缓冲器电连接，且判断上述的第N+1层缓冲器的个数是否为1，若是，则结束该方法，若否，则进入步骤d；以及d.将N值加1，并重复该步骤c。
5.如权利要求4所述的配置方法，其中，X与Y之和为2的正整数次方。
6.如权利要求4所述的配置方法，其中，该第N层缓冲器与该第N+1层缓冲器位于同一条直线上。
7.一种芯片，包括2M个输出焊垫，M为正整数；多个缓冲器，包括第i层缓冲器，i＝1～M，i为正整数，每两个该输出焊垫的中间处附近配置有一个该第1层缓冲器，每个该输出焊垫与所对应的该第1层缓冲器电连接，每两个该第j-1层缓冲器的中间处附近配置有一个该第j层缓冲器，每个该第j-1层缓冲器与所对应的该第j层缓冲器电连接，其中，1＜j＜M+1，j为正整数；以及一信号来源端，用以输出一信号，该信号经由该缓冲器被传送至该2M个输出焊垫。
8.如权利要求7所述的芯片，其中，各个该输出焊垫经由一走线与所对应的该第1层缓冲器电连接。
9.如权利要求7所述的芯片，其中，各个该第j-1层缓冲器经由一走线与所对应的该第j层缓冲器电连接。
10.如权利要求7所述的芯片，其中，该缓冲器位于同一条直线上。
11.一种芯片，包括X个输出焊垫与Y个虚拟负载，每个输出焊垫及每个虚拟负载各作为一节点，其中，X与Y之和等于2M，M为正整数；多个缓冲器，包括第i层缓冲器，i＝1～M，i为正整数，每两个该节点的中间处附近配置有一个该第1层缓冲器，每个该节点与所对应的该第1层缓冲器电连接，每两个该第j-1层缓冲器的中间处附近配置有一个该第j层缓冲器，每个该第j-1层缓冲器与所对应的该第j层缓冲器电连接，其中，1＜j＜M+1，j为正整数；以及一信号来源端，用以输出一信号，该信号经由该缓冲器被传送至该X个输出焊垫。
12.如权利要求11所述的芯片，其中，各个该输出焊垫经由一走线与所对应的该第1层缓冲器电连接。
13.如权利要求11所述的芯片，其中，各个该第j-1层缓冲器经由一走线与所对应的该第j层缓冲器电连接。
14.如权利要求11所述的芯片，其中，该缓冲器位于同一条直线上。
全文摘要
本发明公开了一种缓冲器的配置方法及其芯片。该配置方法被用以将多个缓冲器配置于一个芯片上。此芯片具有一信号来源端以及X个输出焊垫，其中，X为正整数。本发明的配置方法包括(a)在每两个输出焊垫的中间处附近配置一第N层缓冲器，并使每个输出焊垫与所对应的第N层缓冲器电连接；(b)在每两个第N层缓冲器的中间处附近配置一第N+1层缓冲器，并使每个第N层缓冲器与所对应的第N+1层缓冲器电连接。且判断上述的第N+1层缓冲器的个数是否为1，若是，则结束该方法，若否，则进入步骤c；以及(c)将N值加1，并重复步骤(b)。
文档编号H01L21/70GK1437249SQ0310182
公开日2003年8月20日 申请日期2003年1月20日 优先权日2003年1月20日
发明者张永忠, 璩又明 申请人:威盛电子股份有限公司