专利名称：一种适用于高速模数转换器的电压缓冲器的制作方法
技术领域：
本发明属于混合信号集成电路设计领域，特别涉及一种电压缓冲器，该缓冲器能快速稳定片上参考电压。
背景技术：
当前最普遍的芯片封装方式是COB (Chip On Board)，而COB可以借助焊线连接或
覆晶式连接。焊线连接，顾名思义，其将芯片固定在电路基板上，并借助细金属焊线将芯片的引脚接入到基板上相应点，焊线连接是目前发展最为成熟的一种方式，但随着芯片工作速度的提高，由细金属焊线引入的电感的作用开始凸现，该焊线电感以引起芯片内部振荡等方式极大制约着芯片工作速度的提升。覆晶式连接借助特殊工艺，在电路基板金属层及芯片底层生成对应的凸焊点，只需将芯片翻转将底层凸焊点键合到基板上即可实现连接，其具有最短的连接长度、最佳的电气特性和较高的输入输出接入点密度，覆晶式连接是未来最具潜力的封装方式。但目前来看，迫于成本等因素，应用最广泛的封装方式仍然是焊线连接。焊线电感与芯片内部阻容性负载构成一个复杂的包含电感、电阻及电容的网络， 该网络很容易振荡，从而使得芯片无法正常工作。一个很直观的例子是，模数转换器将输入信号与参考电压作比较，并由此得到输入信号对应的数字输出码，而可以预计如果该包含电感、电阻及电容的网络引起模数转换器的参考电压振荡，最终的数字输出码将不能正确反映输入信号。为解决焊线电感引起的参考电压振荡，前人依据不同的应用及不同的指标设计出了不少电压缓冲器，试图稳定参考电压。图1揭示了电压缓冲器与模数转换器的连接关系，正向输入电压Vip及负向输入电压Vin经过焊线后进入电压缓冲器，电压缓冲器的正向输出电压为VRP，电压缓冲器的负向输出电压为VRN，VRP及VRN为比较稳定的电压，其为模数转换器提供比较用的参考电压，V(t)为模数转换器的输入信号，Dout为模数转换器的输出数字码；而若不加电压缓冲器，Vip及Vin经焊线后直接作为模数转换器的参考电压，其极易振荡，由此最终得到的输出码Dout不能正确的代表输入信号V(t)。图2和图3给出了较为经典的两种带等效负载的电压缓冲器结构。图2所示将运算放大器(AMP)的输出接至放大器负输入端，构成负反馈，使得环路增益近似为1，构成电压缓冲器；VDD为电压缓冲器的供电电源；GND为电压缓冲器的地电位A为电压缓冲器的输入电压；Vref为电压缓冲器的输出；PADl为基板焊点；PAD2为芯片内部焊点； Bonding-Wire为焊线，根据工业界实际测试情况，该焊线可等效为电感与电阻的串联；电压缓冲器的负载(模数转换器)可等效为开关K及电容C，据模数转换器的中间结果，开关周期性的闭合及断开，从而电容周期性的充放电。图3所示直接用源极跟随器构成缓冲器， 其交流增益同样近似为1 ；MO为NMOS管；理想电流源Ib用作偏置JDDWNDJpVref^PADl、 PAD2、K及C的含义与图2 —致。这两种结构存在以下固有的弊端图2所示结构的两个重要指标是运算放大器的增益带宽积(GBW)和功耗。随着电路速度的提高，势必增加对GBW的要求，而在深亚微米下，设计高GBW的运算放大器本身就是一个重要课题单级放大器，其增益受限深亚微米工艺的本征增益，往往很难超过40dB ； 采用多级级联放大器或其他增益提高技术，首先其功耗势必大幅度增加，其次，需要精心设计其非主极点，以保证稳定性。图3所示结构，其只存在一个极点，稳定性容易保证，同时由于只有一级，相比图 2所示结构，其功耗也较低。该结构存在的突出问题是其输出电阻在1/^量级(^为觀管的跨导，其用于描述MOS管将电压转换为电流的能力，具体可参考相关模拟电路书籍，如 ((Design of Analog CMOS Integrated Circuits)), Behzad Razavi)，该电阻决定的时间常数仍较大，限制了参考电压达到额定精度的速度。
发明内容
本发明的目的是为克服已有技术的不足之处，提出一种适用于高速模数转换器的电压缓冲器，本发明提出的电路，其功耗与源极跟随器型电压缓冲器相当，但电流效率更高，因此具有充电速度更快，参考电压更快达到额定精度的特点，可以满足各类要求参考电压快速稳定的应用场合。本发明提出的一种适用于高速模数转换器的电压缓冲器，其特征在于，该电压缓冲器包括三个PMOS管M3、M2和M4 ；三个NMOS管Ml、M5和M6 ；各MOS管的连接关系为第一 NMOS管Ml的漏极与栅极接到一起，并接到第二 PMOS管M3的栅极及第一 PMOS管M2的漏极；正参考输入电压Vip经焊线后接到第一 PMOS管M2的栅极，第一 PMOS管M2的源极与第二 PMOS管M3的漏极接到一起(从该点引出正参考输出电压)；第二 PMOS管M3的源极与第三PMOS管M4的源极接到一起，并经焊线后最终接到外部电源VDD电位上；第三PMOS 管M4的漏极与栅极接到一起，并接到第三NMOS管M6的栅极及第二 NMOS管M5的漏极；负参考输入电压Vin经焊线后接到第二 NMOS管M5的栅极，第二 NMOS管M5的源极与第三NMOS 管M6的漏极接到一起(从该点引出负参考输出电压)；第三NMOS管M6的源极与第一 NMOS 管Ml的源极接到一起，并经焊线后最终接到外部地GND电位上。本发明的特点及优势简述如下为便于比较，假设用到的MOS管跨导均相等，且记为gm，负载电容约定为C，经过详细的推导发现，传统源极跟随器型电压缓冲器的输出电压时间常数为c/gm，而本发明改进源极跟随器型电压缓冲器的输出电压时间常数为CA2*gm)，改进源极跟随器型电压缓冲器的时间常数约为传统源极跟随器型电压缓冲器时间常数的1/2，事实上MOS管的跨导均可依据要求设计，使得本发明改进后的电压缓冲器的时间常数更低，电路充电速度确实更快。
图1为电压缓冲器在模数转换器中作用示意图；图2为已有单位负反馈型电压缓冲器；图3为已有传统源极跟随器型电压缓冲器；图4为本发明提出的包含正参考电压缓冲器及负参考电压缓冲器总体电路图；图5为传统源极跟随器型电压缓冲器与改进源极跟随器型电压缓冲器对比。
具体实施例方式本发明提出的适用于高速模数转换器的电压缓冲器结合附图及实施例详细说明如下本发明提出的适用于高速模数转换器的电压缓冲器实施例如图4虚线框标示所示。其包括三个PMOS管M3、M2和M4 ；三个匪OS管M1、M5和M6 ；除电源VDD及地GND外，正参考输入电压为VIP，正参考输出电压为VRP，负参考输入电压为Vin，负参考输出电压为VRN。 正端负载等效为电容Cl及开关Kl，负端负载等效为电容C2及开关K2 ；图中PADl为基板焊点；PAD2为芯片焊点；PADl和PAD2之间的连线Bonding-Wire为金属焊线。各MOS管的连接关系为NM0S管Ml的漏极与栅极接到一起，并接到PMOS管M3的栅极及PMOS管M2的漏极；电压Vip经焊线后接到PMOS管M2的栅极，PMOS管M2的源极与PMOS管M3的漏极接到一起，并引出正参考输出电压；PMOS管M3的源极与PMOS管M4的源极接到一起，并经焊线后最终接到外部VDD电位上；PMOS管M4的漏极与栅极接到一起，并接到NMOS管M6的栅极及NMOS管M5的漏极；电压Vin经焊线后接到NMOS管M5的栅极，NMOS管M5的源极与NMOS 管M6的漏极接到一起，并引出负参考输出电压；NMOS管M6的源极与NMOS管Ml的源极接到一起，并经焊线后最终接到外部GND电位上。如果工艺允许，可将所有MOS管(三个PMOS管和三个NMOS管)的基极与各自源极短接，以消除衬底调制效应。本发明具体实现采用TSMC65nm工艺，借助其提供的深N阱工艺，特别将NMOS管M5 的基极与源极接到一起，因此所有用到的六个MOS的基极都与其各自的源极短接，达到消除衬底调制效应目的，本实施例各MOS管尺寸及电压值分别见表1及表2.表1、MOS管尺寸
权利要求
1.一种适用于高速模数转换器的电压缓冲器，其特征在于，该电压缓冲器包括三个 PMOS管(M3、M2和M4)；三个匪OS管(M1、M5和M6)；各MOS管的连接关系为第一匪OS管 (Ml)的漏极与栅极接到一起，并接到第二 PMOS管(M3)的栅极及第一 PMOS管(M2)的漏极； 正参考输入电压(Vip)经焊线后接到第一 PMOS管(M2)的栅极，第一 PMOS管(M2)的源极与第二 PMOS管(M3)的漏极接到一起；第二 PMOS管(M3)的源极与第三PMOS管(M4)的源极接到一起，并经焊线后最终接到外部电源(VDD)电位上；第三PMOS管(M4)的漏极与栅极接到一起，并接到第三NMOS管(M6)的栅极及第二NMOS管(M5)的漏极；负参考输入电压(Vin) 经焊线后接到第二 NMOS管(M5)的栅极，第二 NMOS管(M5)的源极与第三NMOS管(M6)的漏极接到一起；第三NMOS管(M6)的源极与第一 NMOS管(Ml)的源极接到一起，并经焊线后最终接到外部地(GND)电位上。
2.如权利要求1所述电压缓冲器，其特征在于，将所述三个PMOS管和三个NMOS管的基极与各自源极短接，以消除衬底调制效应。
全文摘要
本发明涉及一种适用于高速模数转换器的电压缓冲器，属于混合信号集成电路设计领域；该电压缓冲器包括三个PMOS管；三个NMOS管；各MOS管的连接关系为第一NMOS管的漏极与栅极接到一起，并接到第二PMOS管的栅极及第一PMOS管的漏极；正参考输入电压经焊线后接到第一PMOS管的栅极，第一PMOS管的源极与第二PMOS管的漏极接到一起；第二PMOS管的源极与第三PMOS管的源极接到一起，并经焊线后最终接到外部电源电位上；第三PMOS管的漏极与栅极接到一起，并接到第三NMOS管的栅极及第二NMOS管的漏极；负参考输入电压经焊线后接到第二NMOS管的栅极，第二NMOS管的源极与第三NMOS管的漏极接到一起；第三NMOS管的源极与第一NMOS管的源极接到一起，并经焊线后最终接到外部地电位上。本发明具有充电速度更快，参考电压更快达到额定精度的特点。
文档编号H03M1/12GK102355261SQ201110223250
公开日2012年2月15日 申请日期2011年8月5日 优先权日2011年8月5日
发明者刘力源, 周礼兵, 李冬梅 申请人:清华大学