电压缓冲器的制造方法
【技术领域】
[0001]本发明涉及一种电压缓冲器，且特别涉及一种快速稳定输出电压的电压缓冲器。
【背景技术】
[0002]常见的电压缓冲器(voltage buffer)通常用来提供某些电路操作所需的电压，以增强其驱动能力，亦同时避免负载影响到电压缓冲器的输出电压。而液晶显示器(liquidcrystal display, LCD)中的源极驱动器(source driver)经常利用电压缓冲器来提供稳定的共同电压(common voltage, VC0M)。
[0003]在液晶显示技术中，当液晶分子转态时，像素电极被施予至少两种不同电平的电压，而共享电极被施予特定电平的共享电压，其中此特定电平的共享电压介于像素电极的两种不同电平的正极性及负极性电压之间，故共享电压为源极驱动器中重要的电压电平。然而，源极驱动器可能会进行快速的充放电，导致传统的电压缓冲器无法提供稳定的共享电压。
【发明内容】
[0004]本发明提供一种电压缓冲器，当其输出电压受负载的影响而变动时，可快速增加或降低输出电压，以使得输出电压快速恢复至稳定的电压电平。
[0005]本发明的电压缓冲器包括输出级电路、运算放大电路、第一输出控制电路以及第二输出控制电路。输出级电路接收第一控制电流及第二控制电流，以使输出级电路依据第一控制电流及第二控制电流提供输出电压。运算放大电路接收参考电压及输出电压，以使运算放大电路依据参考电压及输出电压提供控制信号。第一输出控制电路耦接运算放大电路及输出级电路，第一输出控制电路接收控制信号，以使第一输出控制电路依据控制信号提供第一控制电流，其中当输出电压大于参考电压时，输出级电路依据第一控制电流调整输出电压，以调整输出电压下降至参考电压。第二输出控制电路耦接运算放大电路及输出级电路，第二输出控制电路接收控制信号，以使第二输出控制电路依据控制信号提供第二控制电流，其中当输出电压小于参考电压时，输出级电路依据第二控制电流调整输出电压，以调整输出电压增加至参考电压。
[0006]基于上述，当输出电压下降时，本发明实施例提出的电压缓冲器可快速增加输出电压，且当输出电压上升时，电压缓冲器可快速降低输出电压，以快速提供稳定的输出电压。
[0007]为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
【附图说明】
[0008]图1是依照本发明的一实施例的一种电压缓冲器的系统示意图。
[0009]图2是依照本发明的一实施例的一种电压缓冲器的电路示意图。
[0010]【符号说明】
[0011]100:电压缓冲器
[0012]110:输出级电路
[0013]120:运算放大器
[0014]121 ?127、131 ?135、141 ?143:电流镜
[0015]130、140:输出控制电路
[0016]Vref:参考电压
[0017]Vout:输出电压
[0018]SCl?SC3:控制电流
[0019]ICl?IC3:控制电流
[0020]Ml?M29:晶体管
[0021]Il ?120:电流
[0022]Vbl?Vb4:控制偏压
[0023]C:电容
[0024]R:电阻
【具体实施方式】
[0025]图1是依照本发明的一实施例的一种电压缓冲器的系统示意图。请参照图1，电压缓冲器100包括输出级电路110、运算放大电路120及输出控制电路130、140。
[0026]输出级电路110用以接收控制电流ICl、IC2，以使输出级电路110依据控制电流ICUIC2提供输出电压Vout。运算放大电路120用以接收参考电压Vref及输出电压Vout，以使运算放大电120路依据参考电压Vref及输出电压Vout提供控制信号SCI。
[0027]输出控制电路130耦接运算放大电路120及输出级电路110，输出控制电路130用以接收控制信号SC1，以使输出控制电路130依据控制信号SCl提供控制电流IC1，其中当输出电压Vout大于参考电压Vref时，输出级电路110依据控制电流ICl调整输出电压Vout,以调整输出电压Vout下降至参考电压Vref。输出控制电路140耦接运算放大电路120及输出级电路110，输出控制电路140用以接收控制信号SCl，以使输出控制电路140依据控制信号SCl提供控制电流IC2，其中当输出电压Vout小于参考电压Vref时，输出级电路110依据控制电流IC2调整输出电压Vout，以调整输出电压Vout增加至参考电压Vref。
[0028]在本实施例中，当输出电压Vout小于参考电压Vref时，输出控制电路130降低控制电流ICl的大小至零，且输出控制电路140增加控制电流IC2的大小。并且，当输出电压Vout大于参考电压Vref时，输出控制电路130增加控制电流ICl的大小，且输出控制电路140降低控制电流IC2的大小至零。
[0029]需说明的是，在一实施例中，当输出电压Vout小于参考电压Vref时，输出控制电路140依据控制信号SCl而导通，并且通过输出控制电路140的多个电流镜(currentmirror)组成的正反馈回路(positive feedback loop),以使输出控制电路140迅速增加控制电流IC2的大小，而输出控制电路130依据控制信号SCl而截止，以使输出控制电路130降低控制电流IC的大小至零。
[0030]在另一实施例中，当输出电压Vout大于参考电压Vref时，输出控制电路130依据控制信号SCl而导通，且通过输出控制电路130的多个电流镜组成的正反馈回路，以使输出控制电路130迅速增加控制电流ICl的大小，而输出控制电路140依据控制信号SCl而截止，以使输出控制电路140降低控制电流IC2的大小至零。
[0031]需说明的是，输出级电路110可以是AB类(class AB)输出级电路，且其中当控制电流ICl大于控制电流IC2时，输出级电路110降低输出电压Vout，并且当控制电流ICl小于控制电流IC2时，输出级电路110增加输出电压Vout。此外，当控制电流ICl与控制电流IC2的大小相差越大时,输出级电路110提供的输出电压Vout的增加或降低速度也越大。
[0032]图2是依照本发明的一实施例的一种电压缓冲器100的电路示意图。请参照图1及图2，其中相同或相似元件使用相同或相似标号。在本实施例中，运算放大电路120包括差动放大电路121、电流镜121、123及127。差动放大电路121接收参考电压Vref及输出电压Vout，以使差动放大电路121依据参考电压Vref及输出电压Vout提供电流I1、12。电流镜123接收电流II，以使电流镜123依据电流Il提供电流13。电流镜125接收电流13，以使电流镜125依据电流13提供电流14。电流镜127接收电流12，以使电流镜127依据电流12提供电流15及电流16。运算放大电路120依据电流14及15提供控制信号SCI。需说明的是，运算放大电路120依据电流14及15调整节点NI的电压电平，且运算放大电路120依据节点NI的电压电平提供控制信号SCI。
[0033]差动放大电路121包括晶体管Ml、M2及M3，其中晶体管Ml?M3以η通道金属氧化物半导体场效应管(n-channel metal-oxi de-semi conductor f ield-effect transistor,简称为NMOS晶体管)为示例。晶体管Ml的源极(source)接收接地(ground)电压，并且晶体管Ml的栅极(gate)接收控制偏压Vbl，以使流经晶体管Ml的电流为固定值。晶体管M2的漏极(drain)提供电流II，晶体管M2的源极耦接于晶体管Ml的漏极且晶体管M2的栅极接收参考电压Vref。晶体管M3的漏极提供电流12，晶体管M3的源极耦接于晶体管Ml的漏极，晶体管M3的栅极接收输出电压Vout。晶体管M3接收的输出电压Vout就是输出级电路110的输出电压Vout。
[0034]电流镜123包括晶体管M4及M5，其中晶体管M4、M5以p通道金属氧化物半导体场效应晶体管(p-channel metal-oxi de-semi conductor f ield-effect transistor,简称为PMOS晶体管)为示例。晶体管M4的源极接收系统高电压，晶体管M4的漏极接收电流II，晶体管M4的栅极耦接于晶体管M4的漏极以提供控制偏压Vb2。晶体管M5的源极接收系统高电压，晶体管M5的漏极提供电流13，晶体管M5的栅极耦接于晶体管M4的栅极。电流镜125包括晶体管M6及M7，其中晶体管M6、M7以NMOS晶体管为示例。晶体管M6的源极接收接地电压，晶体管M6的漏极接收电流13，晶体管M6的栅极耦接于晶体管M6的漏极。晶体管M7的漏极提供电流14，晶体管M7的源极接收接地电压，晶体管