专利名称：一种差分参考电压缓冲器的制作方法
技术领域：
本实用新型涉及集成电路领域，具体涉及ー种差分參考电压缓冲器。
背景技术：
參考电压(Voltage Reference)，通常是指在电路中用作电压基准的高稳定度的电压，也称为基准电压。在许多集成电路和电路单元中，如数模转换器(DAC)、模数转换器(ADC)、线性稳压器和开关稳压器，都需要精密而稳定的基准电压源。理想的基准电压源不受电源和温度的影响，在电路中能提供稳定的电压。 在数据转换电路中，參考电压作为数据量化的基准，对其速度和精度有着很高的要求。然而，在高速高精度的数据转换器中，由于开关电容电路的大量使用，參考电压和电源线上都将有很大的电压波动，这严重影响了整个数据转换器的性能和精度。如何保证參考电压在对电容充放电后快速恢复到稳定电平、对小的电压干扰不敏感、并且消耗尽可能少的能量已经成为整个数据转换器设计的关键。
实用新型内容本实用新型的目的在于提供一种响应速度快、低噪声且低功耗的差分參考电压缓冲器。为了实现上述目的，本实用新型提供ー种差分參考电压缓冲器，包括控制部分、主缓冲部分和复制缓冲部分，所述主缓冲部分串接于控制部分和复制缓冲部分之间，其中所述控制部分包括全差分运算放大器和共模反馈电路，所述共模反馈电路的输出端接至所述全差分运算放大器的共模反馈输入端；所述主缓冲部分包括串联的第一晶体管和第二晶体管，所述第一晶体管和第二晶体管共用一路偏置电流，所述全差分运算放大器的正负输出端分别接至所述第一晶体管和第二晶体管的栅极，所述第一晶体管和第二晶体管的源极接至所述共模反馈电路的输入端;所述复制缓冲部分包括串联的第四晶体管和第五晶体管，所述第四晶体管和第五晶体管共用一路偏置电流，所述第四晶体管和第五晶体管的栅极分别接至所述第一晶体管和第二晶体管的栅极，所述第四晶体管和第五晶体管的源极分别输出正负两个參考电压。作为优选，所述全差分运算放大器的正负输入端用于分别通过第一和第二电阻来接收输入參考电压并分别通过第三和第四电阻连接到所述第一晶体管和第二晶体管的源极以形成负反馈。作为优选，所述共模反馈电路具有正负两个输入端、一个共模电平输入端，所述共模电平输入端用以接收外部输入的共模电压，所述共模反馈电路強制所述主缓冲部分的所述第一晶体管和第二晶体管的源极输出的第一电压和第二电压的均值等于所述共模电压。作为优选，所述共模反馈电路包括运算放大器和分别连接到所述运算放大器的正输入端的第五电阻和第六电阻，所述第五电阻和第六电阻的另一端分别为所述共模反馈电路的正负输入端，所述运算放大器的负输入端为所述共模反馈电路的共模电平输入端，所述运算放大器的输出端为所述共模反馈电路的输出端。作为优选，所述共模反馈电路包括由第七晶体管和第八晶体管构成的第一差分对及由第九晶体管和第十晶体管构成的第二差分对，所述第八晶体管和第九晶体管的栅极相连接且该栅极为共模反馈电路的共模电平输入端，所述第八晶体管和第九晶体管的漏极相连接且连接到第十一晶体管的漏极，所述第十一晶体管的栅极连接到漏极并为共模反馈电路的输出端，所述第七晶体管和第十晶体管的栅极分别为所述共模反馈电路的正负输入端。作为优选，所述主缓冲部分还包括第三晶体管，所述第一晶体管接于电源和第二晶体管之间，第三晶体管连接在第二晶体管与地之间。作为优选，所述主缓冲部分还包括去耦电容器，所述去耦电容器分别接于电源和第一晶体管的栅极之间、第一晶体管和第二晶体管的栅极之间以及第ニ晶体管和地之间。作为优选，所述主缓冲部分中的第一晶体管和第二晶体管共用一路偏置电流，并且均采用NMOS晶体管实现。作为优选，所述复制缓冲部分还包括第六晶体管，所述第四晶体管连接在电源和第五晶体管之间，第六晶体管连接在第五晶体管和地之间。作为优选，所述复制缓冲部分中的第四晶体管和第五晶体管共用一路偏置电流，并且均采用NMOS晶体管实现。本实用新型的差分參考电压缓冲器中，控制部分和主缓冲部分根据输入电压大小并优选通过负反馈产生出两个偏置电压，该偏置电压在优选使用大电容去耦后送至复制缓冲部分。复制缓冲部分利用该偏置电压输出两个參考电压。由于复制缓冲部分已经是开环电路，因此具有较快的响应速度和较强的电容驱动能力。每个缓冲部分均包含两个源极跟随器，且其共用一路偏置电流，从而大大节省了功耗开销。
附图I为本实用新型的差分參考电压缓冲器的电路示意图；附图2为控制部分中的全差分运算放大器10的一个实施例的电路示意图；附图3为控制部分中的共模反馈电路11的一个实施例的电路示意图；附图4为控制部分中的共模反馈电路11的另ー个实施例的电路示意具体实施方式
以下结合附图对本实用新型的优选实施例进行详细说明。图I为本实用新型的差分參考电压缓冲器的电路示意图，如图I所示，其包括控制部分I、主缓冲部分2和复制缓冲部分3这三个部分，主缓冲部分2串接于控制部分I和复制缓冲部分3之间。控制部分I包含了全差分运算放大器10、共模反馈电路11和四个电阻HR3和R4，并且R1 = R2, R3 = R4，共模反馈电路11的输出端接至全差分运算放大器10的共模反馈输入端以确定其输出共模电平。电阻R1和R2 —端接到例如地gnd与參考电压Vr，另一端接至全差分运算放大器、10的输入端以形成“虚地”，从而线13与线14上的电压满足下式
圖(1。)^ -り点从而有Vu-Vl4=^Vr由于共模反馈电路11的两个输入端分别接到线13和14上，因此共模反馈电路11可强制线13和线14上电压的均值等于线15上所接收到的外部输入共模电平VM，因此有V13+V14 = 2VCffl因此线13与线14上的电压为 Vu = Vcm + ~~KV14 = Vcm ---^-K主缓冲部分包括三个NMOS晶体管MpM2和M3。M1作为源极跟随器来输出线13上的电压，M2作为源极跟随器输出线14上的电压，M3是电流源晶体管，采用NMOS晶体管可实现较大的跨导。M1J2的栅端17与16分别接于控制部分I的全差分运算放大器10的正负输出端以形成闭环负反馈，M1与M2栅端的电压由控制部分I的全差分运算放大器10的输出而确定，其大小为V17 = V13+VGS1V16 — V14+VGS2线16与线17上可接ー组去耦电容20，这组电容将在高频情况下大大降低线16与线17的阻抗，从而降低噪声。主缓冲部分2的两个源极跟随器M1和M2共享M3提供的偏置电流，从而大幅降低了功耗开销。复制缓冲部分3包括三个晶体管M4、M5和M6。M4作为源极跟随器来输出线31上的正參考电压VMfp，M5作为源极跟随器输出线30上的负參考电压VMfn，M6是电流源晶体管。与主缓冲部分2相同，M4和M5栅端的偏置电压同样由控制部分I的全差分运算放大器10的正、负两个输出端来提供。然而与主缓冲部分2不同的是复制缓冲部分3输出的两个參考电压没有反馈回控制部分I的全差分运算放大器10的输入端。换言之，复制缓冲部分3工作于开环状态，从而具有较快的响应速度。稳定状态下Vrefp和Vrefn的值为Vrefp — V17-Vgs4 — V13+VGS1-VGS4Vrefn = V16+VGS5 = V14+VGS2-VGS5在设计吋，复制缓冲部分3和主缓冲部分2的源极跟随器晶体管的尺寸比例会与电流源晶体管的尺寸比例相同，因此Vffil = VGS4, Vgs2 = Vgs5,从而输出的两个參考电压V_和VMfn的值与线13、线14上的电压值相等，即Kefp =厂13 = Km + Yp~Vr[0046]Kefn =厂14 = Km ~另外一方面，复制缓冲部分3的两个源极跟随器M4和M5共享M6提供的偏置电流，从而大幅降低了功耗开销。图2是控制部分I中的全差分运算放大器10的一个实施例的电路示意图。该放大器采用经典的电流镜型结构，其正负输入端为差分对M'2的栅端。输入电压由差分对M' 1,M/ 2转为电流后被电流镜M' 5、M' 6镜像输出。该全差分运算放大器的共模反馈输入端为输出部分的电流源晶体管M' 7、M' 8的栅端。图3是控制部分I中的共模反馈电路11的一个实施例的电路示意图。如图3所示，共模反馈电路11包括运算放大器113和分别连接到运算放大器113的正输入端的第一电阻110和第二电阻111，第一电阻110和第二电阻111取值相同，其另 一端将分别接收控制部分I的中线13和线14上的电压并对其求平均值送至线112。运算放大器113的负输入端为共模反馈电路11的共模电平输入端，所述运算放大器113的输出端为所述共模反馈电路11的输出端，运算放大器113将线112上的电压与外部输入的共模电压V 比较，并通过输出端控制全差分运算放大器10的共模反馈端。在环路稳定后，线112上的电压将和V 相等。图4是控制部分I中的共模反馈电路11的另外ー个实施例的电路示意图。如图4所示，共模反馈电路包括由第七晶体管M":和第八晶体管M" 2构成的第一差分及由第九晶体管M" 3和第十晶体管M" 4构成的第二差分对，第八晶体管M" 2和第九晶体管M" 3的栅极相连接且该栅极为共模反馈电路11的共模电平输入端，第八晶体管M" 2和第九晶体管M" 3的漏极相连接且连接到第十一晶体管M" 5的漏极，第十一晶体管M" 5的栅极连接到漏极并为共模反馈电路11的输出端。第七晶体管M":和第十晶体管M" 4的栅极分别为共模反馈电路11的正负输入端，M":和M" 4将接收来自控制部分中线13和线14上的电压并通过差分对M" pM" 2和M" 3、M" 4对接收到的电压求均值并与外部输入的共模电压Vm比较，然后通过输出端控制全差分运算放大器10的共模反馈端。在环路稳定后，线13和线14上电压的平均值等于 vCD1。以上所述仅为本实用新型的优选实施例，本实用新型不局限于上述特定实施例子，在不背离本实用新型精神及其实质情况下，熟悉本领域技术人员可根据本实用新型作出各种相应改变和变形，但这些相应改变和变形都应属于本实用新型所附权利要求保护范围之内。
权利要求1.ー种差分參考电压缓冲器，其特征在于，包括控制部分(I)、主缓冲部分(2)和复制缓冲部分(3)，所述主缓冲部分(2)串接于控制部分(I)和复制缓冲部分(3)之间，其中， 所述控制部分(I)包括全差分运算放大器(10)和共模反馈电路(11)，所述共模反馈电路(11)的输出端接至所述全差分运算放大器(10)的共模反馈输入端； 所述主缓冲部分(2)包括串联的第一晶体管和第二晶体管，所述第一晶体管和第二晶体管共用一路偏置电流，所述全差分运算放大器(10)的正负输出端分别接至所述第一晶体管和第二晶体管的栅极，所述第一晶体管和第二晶体管的源极接至所述共模反馈电路(11)的输入端； 所述复制缓冲部分(3)包括串联的第四晶体管和第五晶体管，所述第四晶体管和第五晶体管共用一路偏置电流，所述第四晶体管和第五晶体管的栅极分别接至所述第一晶体管和第二晶体管的栅极，所述第四晶体管和第五晶体管的源极分别输出正负两个參考电压。
2.如权利要求I所述的差分參考电压缓冲器，其特征在于，所述全差分运算放大器(10)的正负输入端用于分别通过第一和第二电阻来接收输入參考电压并分别通过第三和第四电阻连接到所述第一晶体管和第二晶体管的源极以形成负反馈。
3.如权利要求I所述的差分參考电压缓冲器，其特征在于，所述共模反馈电路(11)具有正负两个输入端、一个共模电平输入端，所述共模电平输入端用以接收外部输入的共模电压，所述共模反馈电路(11)強制所述主缓冲部分的所述第一晶体管和第二晶体管的源极输出的第一电压和第二电压的均值等于所述共模电压。
4.如权利要求3所述的差分參考电压缓冲器，其特征在于，所述共模反馈电路(11)包括运算放大器(113)和分别连接到所述运算放大器(113)的正输入端的第五电阻和第六电阻，所述第五电阻和第六电阻的另一端分别为所述共模反馈电路(11)的正负输入端，所述运算放大器(113)的负输入端为所述共模反馈电路(11)的共模电平输入端，所述运算放大器(113)的输出端为所述共模反馈电路(11)的输出端。
5.如权利要求3所述的差分參考电压缓冲器，其特征在于，所述共模反馈电路(11)包括由第七晶体管和第八晶体管构成的第一差分对及由第九晶体管和第十晶体管构成的第ニ差分对，所述第八晶体管和第九晶体管的栅极相连接且该栅极为共模反馈电路(11)的共模电平输入端，所述第八晶体管和第九晶体管的漏极相连接且连接到第十一晶体管的漏极，所述第十一晶体管的栅极连接到漏极并为共模反馈电路(11)的输出端，所述第七晶体管和第十晶体管的栅极分别为所述共模反馈电路(11)的正负输入端。
6.如权利要求I所述的差分參考电压缓冲器，其特征在于，所述主缓冲部分(2)还包括第三晶体管，所述第一晶体管接于电源和第二晶体管之间，第三晶体管连接在第二晶体管与地之间。
7.如权利要求I所述的差分參考电压缓冲器，其特征在于，所述主缓冲部分(2)还包括去耦电容器(20)，所述去耦电容器分别接于电源和第一晶体管的栅极之间、第一晶体管和第二晶体管的栅极之间以及第ニ晶体管和地之间。
8.如权利要求I所述的差分參考电压缓冲器，其特征在于，所述主缓冲部分(2)中的第一晶体管和第二晶体管共用一路偏置电流，并且均采用NMOS晶体管实现。
9.如权利要求I所述的差分參考电压缓冲器，其特征在于，所述复制缓冲部分(3)还包括第六晶体管，所述第四晶体管连接在电源和第五晶体管之间，第六晶体管连接在第五晶体管和地之间。
10.如权利要求I所述的差分參考电 压缓 冲器，其特征在于，所述复制缓冲部分(3)中的第四晶体管和第五晶体管共用一路偏置电流，并且均采用NMOS晶体管实现。
专利摘要本实用新型提供一种差分参考电压缓冲器，包括控制部分、复制缓冲部分和串接于控制部分和复制缓冲部分之间的主缓冲部分，控制部分包括全差分运算放大器和共模反馈电路，共模反馈电路的输出端接至全差分运算放大器的共模反馈输入端；主缓冲部分包括共用一路偏置电流的第一和第二晶体管，全差分运算放大器的输出端接至第一和第二晶体管的栅极，第一和第二晶体管的源极接至共模反馈电路的输入端；复制缓冲部分包括共用一路偏置电流的第四和第五晶体管，第四和第五晶体管的栅极分别接至第一和第二晶体管的栅极，第四和第五晶体管的源极分别输出参考电压。本实用新型的差分参考电压缓冲器响应速度快、低噪声且低功耗，能够提高数据转换器的性能和精度。
文档编号H03K19/003GK202395750SQ20112049859
公开日2012年8月22日 申请日期2011年12月2日 优先权日2011年12月2日
发明者丁学欣, 刘岩海, 吕海峰, 张辉, 李旦 申请人:上海贝岭股份有限公司