专利名称：形成铁电存储器胞元的方法
技术领域：
本发明有关铁电存储器装置。特别是，本发明是有关具备反向T形栅极堆叠的铁电随机存取存储器装置及其制造方法。
(2)背景技术包括铁电薄膜在内的存储器装置，由于非挥发的特性，已经引起高度且广泛的注意。另外，这类存储器装置，由于非破坏性读取的存储器特性，亦同样适用于高速读取性能及高速写入性能，其主要原因为这类存储器是利用极性方向储存信息、而不是利用电容上的电荷。
铁电存储器装置可以包括各种元件。其中，一种类型的铁电随机存储器(FeRAM)是具有类似动态随机存取存储器(DRAM)的双晶体管—双电容器(twotransistor，two capacitor)架构。这类装置是详细揭示在″铁电存储器应用(Ferroelectric Memory Applications)″，J.F.斯科特(Scott)等人，ULTRASONICSYNPOSIUM，299(1998)。另一种类型的铁电随机存储器(FeRAM)是单晶体管胞元(a transistor-cell)类型—铁电场效晶体管(FeFET)—其是将数据储存在铁电栅极晶体管中、并且不需要类似动态随机存取存储器(DRAM)的电容结构。后面这种类型的铁电随机存取存储器(FeRAM)，相较于第一种类型，可以占据更少的表面面积、并是提供非破坏性的读取动作。
其他各种类型的铁电随机存取存储器(FeRAM)亦可能制作出来，并分别具有对应的优点及缺点。这些类型可能包括金属—铁电—半导体场效晶体管(MFSFET)，其具有一金属层、一铁电层、及一半导体层；金属—铁电—隔离—半导体场效晶体管(MFIS FET)，其具有一金属层、一铁电层、一隔离层、及一半导体层；金属—铁电—金属—半导体场效晶体管(MFMS FET)，其具有一金属层、一铁电层、一金属层、及一半导体层；以及金属—铁电—金属—隔离—半导体场效晶体管(MFMIS FET)，其具有一金属层、一铁电层、一金属层、一隔离层、及一半导体层。
虽然铁电场效晶体管(FeFET)装置具有许多想要的特性，但是制造特定类型的铁电场效晶体管(FeFET)装置时还是会遭遇许多问题。举例来说，想要在半导体材料上直接形成可接受的结晶铁电薄膜便是相当困难的事。另外，因为铁电材料及半导体材料的化学反应，想要在铁电材料及半导体材料间长出干净界面亦是相当困难的事，因为铁电材料可能会扩散至硅基底中。另外，想要在铁电材料中维持适当电荷亦是另一个问题。
过去，这些问题都是利用金属—铁电—金属—隔离—半导体场效晶体管(MFMIS FET)加以克服。这种金属—铁电—金属—隔离—半导体场效晶体管(MFMISFET)会在铁电层及半导体层间提供金属层，藉以作为缓冲层。但是，这种构造及制造金属—铁电—金属—隔离—半导体场效晶体管(HFMIS FET)的现有方法亦同样具有其自身问题。金属—铁电—金属—隔离—半导体场效晶体管(MFMIS FET)是由金属—隔离—半导体(MIS)电容及金属—铁电—金属(MFM)电容器串连而成。为了让这个金属—铁电—金属—隔离—半导体场效晶体管(MFMIS FET)能够获致有效的低压操作，这个金属—铁电—金属(MFM)电容器及这个金属—隔离—半导体(MIS)电容器间的电容比例并不能太大。然而，因为铁电材料的介电常数大于隔离层的介电常数，因此，这个金属—铁电—金属(MFM)电容器极可能会较这个金属—隔离—半导体(MIS)电容器具有更大的电容。因此，为了获致有效操作，我们应该要提高这个金属—隔离—半导体(MIS)电容器的电容。
提高这个金属—隔离—半导体(MIS)电容器的电容的可行方式可能包括下列几种方法。首先，我们可以将这个金属—隔离—半导体(MIS)电容器的栅极介电层，亦即这个隔离层变薄。其次，我们可以将这个金属—隔离—半导体(MIS)电容器的栅极介电层，利用高介电特性的其他材料取代。另外，我们亦可以将这个金属—隔离—半导体(MIS)电容器的物理面积变得比这个金属—铁电—金属(MFM)电容器更大。
过去，增加这个金属—隔离—半导体(MIS)电容器的物理面积可能会形成反向T形的金属—铁电—金属—隔离—半导体场效晶体管(MFMIS)(以下是称为″反向T形栅极堆叠″)，其将会需要两个光阻罩幕以形成字元线。如图1所示，现有技术的金属—铁电—金属—隔离—半导体场效晶体管(MFMIS)装置100包括一基底101、一掺杂区域102、一接触插塞103、一隔离区域104及一反向T形栅极堆叠105，其包括一第一电极层106、一铁电层107、一第二电极层108、一隔离层109、及此基底101。这个金属—铁电—金属—隔离—半导体场效晶体管(MFMIS)装置100是利用不止一个字元线罩幕形成，其中，一第一字元线罩幕是用以蚀刻第二电极层108及隔离层109，且一第二字元线罩幕是用以蚀刻第一电极层106及铁电层107，藉以形成物理上更大于金属—铁电—金属(MFM)电容器的金属—隔离—半导体(MIS)电容器。然而，由于校准不良及与自我校准接触蚀刻制程(常用来缩减胞元面积)不相容等各种原因，增加字元线罩幕的数目亦可能会增加漏电流及短路的风险。为避免漏电流及短路，隔离层104必须在接触插塞103及反向T形栅极堆叠105间提供额外间隔，藉以避免，举例来说，短路。隔离区域104可以包括，举例来说，一种介电材料。
(3)发明内容为克服现有技术的问题，本发明的主要目的是提出一种金属—铁电—金属—隔离—半导体(MFMIS)装置，其具有可以仅仅利用单一字元线罩幕形成的反向T形栅极堆叠、并且亦可以相容于想要的自我校准接触制程。
根据本发明的一个实施例，一种形成铁电装置的方法包括利用一浅沟渠隔离区域，在一硅基底表面形成至少一主动区域；在该至少一主动区域及该浅沟渠隔离区域表面，形成多层，其中，该多层包括一隔离层、一第一电极层、一铁电层、一第二电极层及一第一介电层；基于一字元线罩幕，蚀刻该多层的至少一层，藉以形成一第一蚀刻层及一未蚀刻层；形成一第一边衬，藉以限定该第一蚀刻层的图案；基于该第一边衬，蚀刻该未蚀刻层的至少一部分，藉以形成一第二蚀刻层；形成一第二边衬，藉以限定该第二蚀刻层的图案；沉积一中间介电层；在该中间介电层中开启一接触孔；以及形成金属以填满该接触孔。
根据本发明的另一个实施例，一种形成铁电装置的方法包括利用一浅沟渠隔离区域，在一硅基底表面形成至少一主动区域；在该至少一主动区域及该浅沟渠隔离区域表面，形成多层，其中，该多层是包括一隔离层、一第一电极层、一铁电层、一第二电极层、及一第一介电层；基于一字元线罩幕，蚀刻该第一介电层及该第二电极层，藉以形成一第一蚀刻层及一未蚀刻层；形成一第一边衬，藉以限定该第一蚀刻层的图案；基于该第一边衬，蚀刻该铁电层，藉以形成一第二蚀刻层；形成一第二边衬，藉以限定该第二蚀刻层的图案；基于该第二边衬，蚀刻至少该第一电极层，藉以形成一第三蚀刻层；掺杂该至少一主动区域及该浅沟渠隔离区域的一第一区域，其中，该第一区域是利用该第二边衬决定；形成一第三边衬，藉以限定该第三蚀刻层的图案；掺杂该至少一主动区域及该浅沟渠隔离区域的一第二区域，其中，该第二区域是利用该第三边衬决定；沉积一中间介电层；在该中间介电层中开启一接触孔；以及形成金属以填满该接触孔。
在本发明的又一个实施例中，一种形成铁电装置的方法是包括至少一主动区域，利用一浅沟渠隔离区域，形成在一硅基底中；多层，沉积在该至少一主动区域及该浅沟渠隔离区域表面，其中，该多层是包括一隔离层、一第一电极层、一铁电层、一第二电极层、及一第一介电层；一第一蚀刻层及一未蚀刻层，基于一字元线罩幕，蚀刻该第一介电层以形成；一第一边衬，用以限定该第一蚀刻层的图案；一第二蚀刻层，基于该第一边衬，蚀刻该第二电极层以形成；一第二边衬，用以限定该第二蚀刻层的图案；一第三蚀刻层，基于该第二边衬，蚀刻该铁电层以形成；一第三边衬，用以限定该第三蚀刻层的图案；一第四蚀刻层，基于该第三边衬，蚀刻至少该第一电极层以形成；掺杂该至少一主动区域及该浅沟渠隔离区域的一第一区域，其中，该第一区域是利用该第三边衬决定；一第四边衬，用以限定该第四蚀刻层的图案；掺杂该至少一主动区域及该浅沟渠隔离区域的一第二区域，其中，该第二区域是利用该第四边衬决定；中间介电层沉积；一接触孔，开启在该中间介电层中；以及金属沉积，用以填满该接触孔。
熟悉此技术的人员应该了解，先前及随后描述的内容仅是用来作为实施例，而不是用来限制本发明的保护范围，本发明的保护范围应由权利要求所述。本发明所附图式，其包括在本发明中、并且构成本发明说明书的一部分，是配合本发明说明，介绍本发明的可能实施例，藉以解释本发明的原理。
(4)
图1是表示现有技术的金属—铁电—金属—隔离—半导体场效晶体管(MFMISFET)装置的剖面图；图2(A)及2(B)是表示根据本发明的铁电存储器装置的制造方法的流程图；图3(A)及3(B)是分别表示具有利用浅沟渠隔离区域隔离的主动区域的基底的剖面图及俯视图；图4(A)及4(B)图是分别表示具有多沉积层的基底层的剖面图及俯视图；图5(A)是一装置的剖面图，其具有蚀刻成多层的字元线；图5(B)是一字元线罩幕的俯视图；图6(A)及6(B)是分别表示一第二介电层的剖面图及俯视图，其是用以限定一第一蚀刻层的图案；图7(A)及7(B)是分别表示一装置中、一第二蚀刻层及一第一掺杂区域的剖面图及俯视图；图8(A)及8(B)是分别表示一装置中、一第二边衬及一第二掺杂区域的剖面图及俯视图，其中，该第二边衬是用以限定一反向T形栅极堆叠的图案；图9(A)及9(B)是分别表示一装置的剖面图及俯视图，其中，该装置具有一光阻罩幕，用以蚀刻反向T形栅极堆叠间的中间介电层沉积；图10(A)及10(B)是分别表示本发明的一第一可能实施例的剖面图及俯视图；图11是表示根据本发明第一实施例的剖面图，其具有可能的电性连接；图12是表示根据本发明第二实施例的剖面图；图13是表示根据本发明第三实施例的剖面图；图14是表示根据本发明第四实施例的剖面图；以及图15是表示根据本发明第五实施例的剖面图。
(5)具体实施方式
根据本发明的装置及方法是提供一种金属—铁电—金属—隔离—半导体(MFMIS)存储器装置，其可以利用仅仅单一字元线罩幕形成反向T形栅极堆叠、并且可以相容于自我校准接触制程。
现在，请详细参考根据本发明的较佳实施例，其中，各个例子是表示在相应附图中。另外，在可能的情况下，我们将会利用相同的标号表示各附图中的相同或类似元件。
图2(A)及2(B)是表示根据本发明的铁电随机存取存储器(FeRAM)的制造方法的流程图。这种方法首先会在启始基底中，形成至少一个主动区域，其中，该至少一个主动区域是利用浅沟渠隔离区域(STI)(其同时包括这个浅沟渠隔离区域(STI)的形成步骤)与至少另一个主动区域隔离(步骤201)。浅沟渠隔离区域(STI)是熟悉此技术的人员所熟悉，诸如美国专利号第US5976949号所列举。
请参考图3(A)及3(B)，其是分别表示一基底300的剖面图及俯视图，其中，这个基底300是具有利用浅沟渠隔离区域(STI)302进行隔离的主动区域301。主动区域301，举例来说，是形成在启始基底(图中未示)中、并且利用浅沟渠隔离区域(STI)302与他的主动区域隔离。熟悉此技术的人员应当了解我们亦可以使用其他类型的启始材料，诸如隔离层表面硅材料(SOI)。虽然主动区域301是表示为长方形，但是熟悉此技术者当了解本发明亦可以使用各种合适的形状。另外，虽然本附图仅仅表示单一主动区域301及单一浅沟渠隔离区域(STI)302，但是熟悉此技术的人员亦当了解本发明亦可以具有多个主动区域301及浅沟渠隔离区域(STI)302。
等到主动区域301及浅沟渠隔离区域(STI)302形成后，我们便可以进行步骤202，藉以在主动区域301及浅沟渠隔离区域(STI)302表面沉积多层，包括一隔离层401、一第一电极层402、一铁电层403、一第二电极层404及一第一介电层405。
图4(A)及4(B)是分别表示装置400的剖面图及俯视图。请参考图4(A)，装置400包括基底300表面沉积的多层。
如图中所示，隔离层401首先会沉积在基底300表面，其厚度范围，举例来说，大约20-400。隔离层401可以包括，举例来说，二氧化硅、氮化硅、氮氧化硅、氧化铝、氧化钽。接着，第一电极层402会沉积在隔离层401表面。第一电极层402可以包括一种导电体，诸如一种金属(包括但却不一定限制为铂、铱、及钛)或一种金属的组合、导电金属氧化物、氧扩散阻障、及/或黏着层的组合(包括但却不一定限制为铂/氮化钛/钛、铂/氮化钽、二氧化铱/铱/氮化钽、及铂/二氧化铱/铱/氮化钽)；一种半导体(包括但却不一定限制为复晶硅、硅化钨、及硅化钴)；一种金属氧化物(包括但却不一定限制为二氧化铱，其可以具有，举例来说，100-1000×106Ω/cm的高导电性)；或这些导电体的多层组合。铁电层403(举例来说，锆钛酸铅、四氟化钡镁、三氧化锂铌、钛锆酸铅镧、钛酸锶、铌酸锶等等)是沉积在第一电极层402表面。铁电层403可以包括，举例来说，锆钛酸铅、四氟化钡镁、三氧化锂铌、钛锆酸铅镧、钛酸锶、铌酸锶、钽酸铋锶、及钛酸钡。第二电极层404是沉积在铁电层403表面。第二电极层404可以包括但却不一定限制为，举例来说，类似第一电极层402的导电体。随后，介电层405(举例来说，氮化硅或二氧化硅)是沉积在第二电极层404表面。
然后，我们便可以利用一个光阻罩幕(以下是称为″字元线罩幕″)，藉以经由至少介电层405、第二电极层404、铁电层403、及至少部分经由第一电极层402，蚀刻一条字元线(步骤203)。这个蚀刻步骤可以得到第一蚀刻层及未蚀刻层。这个第一蚀刻层是包括该多层的一层或多层，其具有利用这个字元线罩幕蚀刻的一条字元线，且这个未蚀刻层是包括该多层的一层或多层，其并不具有利用这个字元线罩幕蚀刻的字元线。
请参考图5(A)及5(B)，其是分别表示装置500的剖面图及字元线罩幕501的俯视图。如图中所示，这个字元线罩幕501是包括光阻505及金属506，其是用以蚀刻装置400中的一条字元线。这个字元线罩幕501的光阻505是包括该多层区域免于蚀刻，而金属506则是用以将一条字元线蚀刻成沉积在基底300表面的该多层的未保护区域。金属506以及介电层405、第二电极层404、铁电层403、第一电极层402、及隔离层401材料的选择是用来决定该多层的那些或那一层将会被蚀刻去除。另外，字元线罩幕501则是用来形成第一蚀刻层510及未蚀刻层511。
金属506的选择是要让这些蚀刻步骤能够停止在第一电极层402，藉以形成具有第一介电层405、第二电极层404、及铁电层403的第一蚀刻层510，以及形成具有第二电极层402及隔离层401的未蚀刻层511。在蚀刻金属506后，我们便可以将光阻505移除。
在另一个实施例中，这个蚀刻步骤亦可以停止在铁电层403，其亦可以部分蚀刻。如此，第一蚀刻层便可以包括第一介电层405及第二电极层404，且未蚀刻层是可以包括铁电层403、第二电极层402、及隔离层401。
然后，第二介电层是沉积在这个未蚀刻层及这个第一蚀刻层的上方，并回蚀以形成第一边衬。这个第一边衬乃是用以作为一个罩幕，藉以保护这个未蚀刻层、沿着字元线的区域能够免于蚀刻。然后，这个未蚀刻层的部分是进行蚀刻，藉以形成第二蚀刻层(步骤204)。这个第二蚀刻层是包括这个未蚀刻层、根据第一边衬进行蚀刻的部分(亦即包括这个未蚀刻层的一层或多层)。这样，这些第一及第二蚀刻层便可以形成反向T形栅极堆叠。
第6(A)及6(B)是分别表示装置600的剖面图及俯视图。其中，第二介电层是在移除光阻505后，沉积在这个装置500的上方。这个第二介电层可以根据熟悉此技术的人员所知悉的任何方法进行沉积，包括但却不一定要限制为等离子体辅助化学气相沉积(PE-CVD)、低压化学气相沉积(LP-CVD)、或原子层沉积(ALD)。然后，这个第二介电层便可以进行回蚀，藉以形成第一边衬605，其是限定第一蚀刻层510的图案。这个第二介电层，或说明第一边衬605，是可以包括氮化硅或具有高度二氧化硅蚀刻选择性的其他介电材料。氧化物蚀刻的氮化硅蚀刻选择性是二氧化硅蚀刻速率与氮化硅蚀刻速率的比例，而高度蚀刻选择性则可能是至少5∶1的比例。另外，第一边衬605亦可以是与第一介电层405相同或不同的材料。
然后，我们便可以根据第一边衬605，在主动区域301中形成第一掺杂区域(步骤205)。这个第一边衬605是用来作为一个罩幕，藉以限定这个主动区域301、沿着欲掺杂字元线的区域。然后，这个主动区域301便可以进行掺杂植入，藉以形成第一掺杂区域。
图7(A)及7(B)是分别表示装置700的剖面图及俯视图。如图中所示，第一边衬605是用来作为一个罩幕，藉以蚀刻包括未蚀刻层511的一层或多层，藉以形成第二蚀刻层710。在一个实施例中，未蚀刻层511是包括隔离层401及第一电极层402。利用第一边衬605作为蚀刻未蚀刻层511的一个罩幕，则我们便可以得到具有第二电极层402的第二蚀刻层710。熟悉此技术的人员应当了解这个第二蚀刻层亦可以进一步包括隔离层401。
在另一个实施例中，未蚀刻层是包括隔离层401、第一电极层402及铁电层403。在本实施例中，利用这个第一边衬605作为蚀刻未蚀刻层一个罩幕，我们便可以得到具有铁电层403及第一电极层402的第二蚀刻层。熟悉此技术的人员应当了解这个第二蚀刻层亦可以进一步包括隔离层401。
接着，基底300未受第一电极层402保护的区域便会植入第一掺杂，其是形成掺杂区域701，藉以形成这个装置700。举例来说，第一掺质可以利用离子植入法进行植入。第一掺质可以是N—型掺质，其可以但却一定要限制为磷或砷，或P-型掺质，其可以包括但却不一定要限制为硼或硼氟离子、并且以利用，举例来说，1×1012-1×1016atoms/cm2的掺杂浓度进行掺杂植入。
接着，第二掺杂区域是根据第二边衬形成在这个主动区域301及浅沟渠隔离区域(sti)302中(步骤206)。然后，第三介电层是沉积在这个装置700的上方，并且回蚀以形成第二边衬，藉以用来作为一个罩幕，限定这个主动区域301、沿着欲掺杂字元线的区域。然后，这个主动区域301便可以进行掺杂植入步骤，藉以形成第二掺杂区域。
图8(A)及8(B)是分别表示装置800的剖面图及俯视图。第三介电层是沉积在这个装置700的表面、并回蚀以形成第二边衬805，藉以限定包括第一介电层405、第二电极层404、铁电层403、及第一电极层402的反向T形栅极堆叠810。在另一个实施例中，利用第二边衬805限定的这个反向T形栅极堆叠可以进一步包括隔离层401。另外，这个第三介电层，或说明第二边衬805，是包括氮化硅或具有高二氧化硅蚀刻选择性的其他材料。
利用第二边衬805限定的这个反向T形栅极堆叠810是包括第一蚀刻层510及第二蚀刻层710。第一蚀刻层及第二蚀刻层的部分可能实施例已说明如上。
然后，这个基底300未被第一电极层402或第二边衬805保护的区域便可以植入第二掺质，藉以形成第二掺杂区域801。第二掺质可以利用，举例来说，离子植入法进行植入，并且可以是N+型掺质或P+型掺质。另外，第二掺质亦可以利用较淡掺杂区域更大的掺质浓度进行掺杂植入。然而，熟悉此技术的人员应当了解我们通常会提供一般浓度的掺杂区域来取代淡掺杂区域及浓渗杂区域。
接着，本发明将继续执行步骤207，其中，中间介电层(ILD)是沉积在这个装置800上方。这个中间介电层(ILD)是用以覆盖整个装置、并在反间T型栅极堆叠间填满字元线。
然后，具有接触孔的光阻罩幕是用以在这个中间介电层(ILD)中蚀刻接触孔。这个中间介电层(ILD)依这个接触孔的图案进行蚀刻，藉以在这个装置中形成接触孔。
图9(A)及9(B)是分别表示装置900的剖面图及俯视图。中间介电层(ILD)905，其可以是，举例来说，硼磷硅玻璃(BPSG)、硅酸四乙酯(TEOS)、高功率等离子体(HPD)氧化物、旋涂式玻璃(SOG)、氟硅玻璃(FSG)，是沉积在这个装置800的表面，其是填满反向T形栅极堆叠810间的字元线。这个中间介电层(ILD)905可以利用适当方法进行沉积，其包括但却不一定要限制为等离子体辅助化学气相沉积(PECVD)、气压化学气相沉积(APCVD)、低压化学气相沉积(LPCVD)、高密度等离子体化学气相沉积(HDPCVD)、及原子层沉积(ALD)。另外，利用接触孔图案覆盖整个装置800的光阻罩幕901亦可以进一步包括这个中间介电层(ILD)905，藉以在这个中间介电层(ILD)905中蚀刻接触孔。
具有接触孔图案902的光阻罩幕901是用以执行这个中间介电层(ILD)905的自我校准接触(SAC)蚀刻，藉以开放这个中间介电层(ILD)905中的一个或多个接触孔、并让这个中间介电层(ILD)905能够覆盖这个光阻罩幕901保护的区域。自我校准接触(SAC)蚀刻的特性、以及第二边衬805及中间介电层(ILD)905间的高蚀刻选择性是让第二边衬805得以保存。另外，光阻罩幕901则可以在蚀刻中间介电层(ILD)905以后移除。
然后，我们便可以沉积金属，藉以填满这个接触孔(步骤209)，藉以在这个或多个接触中形成一个或多个接触插塞，其可以是位元线插塞或源极线插塞。位元线及源极线是分别耦接至位元线插塞及源极线插塞。
图10A及10B是分别表示本发明第一可能实施例的剖面图及俯视图。装置1000的形成是在移除光阻901后，在装置900表面沉积金属，举例来说，钨、铝、复晶硅等等，藉以填满根据接触孔图案902形成的接触孔。这种金属可以利用任何适当方法进行沉积，其可以包括但却不一定要限制为物理气相沉积(PVD)或化学气相沉积(CVD)。随后，这个沉积的金属便可以进行，举例来说，回蚀步骤或化学机械研磨(CMP)，藉以形成一个或多个接触插塞1001。回蚀步骤通常是指移除表面额外材料、仅留下接触孔材料的制程。熟悉此技术的人员所知悉的其他方法亦可以用来形成这个接触插塞1001。这个接触插塞1001通常是指源极线插塞1002，倘若这个接触插塞1001并未接触浅沟渠隔离区(STI)302、或是指位元线插塞1003，倘若这个接触插塞1001有接触到浅沟渠隔离区(STI)302。
第二边衬805的厚度必须足够厚，藉以提供第二蚀刻层(如先前所述)及这个接触插塞1001的电性隔离，并且可以介于，举例来说，50至600的范围。另外，用以建立电性隔离的第二边衬805厚度是取决于第二蚀刻层及这个接触插塞1001的材料。
请参考图11，其是表示根据本发明第一实施例的剖面图，其是具有可能的电性连接。如图中所示，装置1100的制作是分别将源极线插塞1002及位元线插塞1003耦接至源极线1102及位元线1103。源极线1102及位元线1103应该位于不同层级，其可以利用不同罩幕、在不同高度形成。另外，源极线1102及位元线1103亦可以利用传统互连制程进行连接。
图12是表示根据本发明第二实施例的剖面图。装置1200的制作方法是类似于图2(A)及2(B)所述的方法。如图中所示，装置1200还包括第四介电层1205，其可以利用任何适当方法进行沉积，其包括但却不一定要限制为低压化学气相沉积(LPCVD)、原子层沉积(ALD)及自我校准化学气相沉积(SACVD)，并且可以是，举例来说，20-300的固定厚度。另外，第四介电层1205是可以在形成第二边衬805后及在沉积中间介电层(ILD)905前进行沉积，然后在形成接触孔905时、根据接触孔图案902进行回蚀，藉以作为接触蚀刻步骤的蚀刻停止层，其可以将浅沟渠隔离区域(STI)凹处的蚀刻程度降至最低。另外，第四介电层1205亦可以在装置操作期间，在接触插塞1001及第二蚀刻511间提供额外的电性隔离(步骤208)。另外，第四介电层1205亦可以包括氮化硅或具有高二氧化硅蚀刻选择性的其他介电材料。
图13是表示根据本发明第三实施例的剖面图。如图中所示，装置1300的制作方法是类似于图2(A)及2(B)所述的方法，藉以让第一边衬605能够用以作为一个罩幕，藉以蚀刻更包括隔离层401的未蚀刻层511。这样，我们便可以第二边衬805，藉以限定隔离层401、第一电极层402、铁电层403、第二电极层404及介电层405的图案。另外，第二边衬805亦可以在接触插塞1001及第一电极层402及铁电层403间提供电性隔离。熟悉此技术的人员亦应该了解我们亦可以沉积第四介电层1205(请参考图12)，藉以限定第二边衬805的图案、或限定第二边衬805及介电层405的图案，如图10所述。
图14是根据本发明第四实施例的剖面图。如图中所示，装置1400的制作方法是类似于图2(A)及2(B)所述的方法，藉以让第一蚀刻层能够包括第二电极层404及介电层405。另外，我们可以沉积并回蚀第五介电层，藉以形成第四边衬1405。第五介电层是沉积在第一蚀刻层表面，其是作为一个罩幕以蚀刻铁电层403，藉以形成第二蚀刻层。随后，我们是沉积及回蚀第二介电层，藉以形成第一边衬605，进而限定铁电层403及第一蚀刻层的图案，如先前所述。
图15是表示根据本发明第五实施例的剖面图。如图中所示，装置1500的制作方法是类似于图2(A)及2(B)所述的方法，藉以让第一蚀刻层能够包括介电层405。另外，我们可以沉积及回蚀第六介电层以形成第五边衬1505，藉以限定包括第一介电层405的第一蚀刻层、并用以作为一个罩幕，蚀刻第二电极层404(或在另一个实施例中，蚀刻第二电极层404及铁电层403)。然后，我们便可以沉积及回蚀第五介电层以形成第四边衬1405，其是限定第二蚀刻层、并用以作为蚀刻铁电层403的罩幕。然后，我们便可以沉积及回蚀第二介电层以形成第一边衬605，其是用以限定铁电层403及第一及第二蚀刻层，如先前所述。
根据本发明揭示的各个附图及实施例，熟悉此技术的人员还可在不违背本发明精神及范围的前提下，进行各种可能的修改与变动。因此，本发明的保护范围应不限于上述各个特定实施例，而应该是以下列权利要求所限定的范围为准。
权利要求
1.一种形成一铁电装置的方法，包括利用一隔离区域，在一硅基底上形成至少一主动区域；在该至少一主动区域及该隔离区域上沉积多层，其中，该多层包括一隔离层、一第一电极层、一铁电层、一第二电极层及一第一介电层；基于一字元线罩幕，蚀刻该多层的至少一层，藉以形成一第一蚀刻层及一未蚀刻层；形成一第一边衬，藉以限定该第一蚀刻层；基于该第一边衬，蚀刻该未蚀刻层的至少一部分，藉以形成一第二蚀刻层；形成一第二边衬，藉以限定该第二蚀刻层；形成一中间介电层；在该中间介电层中开启一接触孔；以及形成一导电体，藉以填满该接触孔。
2.如权利要求1所述的方法，其特征在于，还包括掺杂该至少一主动区域及该隔离区域的一第一区域，其中该第一区域是利用该第一边衬决定。
3.如权利要求1所述的方法，其特征在于，还包括掺杂该至少一主动区域及该隔离区域的一第二区域，其中该第二区域是利用该第二边衬决定。
4.如权利要求1所述的方法，其特征在于，还包括沉积至少一额外介电层。
5.如权利要求4所述的方法，其特征在于，该至少一额外介电层是在沉积该中间介电层之前沉积。
6.如权利要求1所述的方法，其特征在于，蚀刻该字元线罩幕的该步骤是停止于该第一电极层。
7.如权利要求1所述的方法，其特征在于，蚀刻该字元线罩幕的该步骤是停止于该铁电层。
8.如权利要求1所述的方法，其特征在于，该第一边衬是用以蚀刻该第一电极层。
9.如权利要求1所述的方法，其特征在于，还包括形成一接触插塞。
10.如权利要求9所述的方法，其特征在于，该接触插塞是包括一位元线插塞。
11.如权利要求12所述的方法，其特征在于，还包括耦接一位元线至该位元线插塞。
12.如权利要求9所述的方法，其特征在于，该接触插塞是包括一源极线插塞。
13.如权利要求14所述的方法，还包括耦接一源极线至该源极线插塞。
14.如权利要求1所述的方法，其特征在于，该第一区域是淡掺杂。
15.如权利要求1所述的方法，其特征在于，该第二区域是浓掺杂。
16.如权利要求1所述的方法，其特征在于，开启该接触孔的该步骤是利用自我校准接触方法完成。
17.如权利要求1所述的方法，其特征在于，该第一边衬是二氧化硅。
18.如权利要求1所述的方法，其特征在于，该介电层是具有高度的二氧化硅蚀刻选择性。
19.如权利要求1所述的方法，其特征在于，该第一电极层及第二电极层是选自金属、半导体材料、金属氧化物及高度导电性材料之一。
20.如权利要求1所述的方法，其特征在于，该第一电极层及该第二电极层是一多层的导电体组合。
21.如权利要求1所述的方法，其特征在于，该第一区域及第二区域是掺杂N型掺质。
22.如权利要求1所述的方法，其特征在于，该第二区域是掺杂N+材料。
23.一种形成铁电装置的方法，其特征在于，包括利用一浅沟渠隔离法，在一硅基底上形成至少一主动区域；在该至少一主动区域及一浅沟渠隔离区域上形成多层，其中，该多层是包括一隔离层、一第一电极层、一铁电层、一第二电极层、及一第一介电层；基于一字元线罩幕，蚀刻该第一介电层及该第二电极层，藉以形成一第一蚀刻层及一未蚀刻层；形成一第一边衬，藉以限定该第一蚀刻层；基于该第一边衬，蚀刻该铁电层，藉以形成一第二蚀刻层；形成一第二边衬，藉以限定该第二蚀刻层；基于该第二边衬，蚀刻至少该第一电极层，藉以形成一第三蚀刻层；掺杂该至少一主动区域及该浅沟渠隔离区域的一第一区域，其中，该第一区域是利用该第二边衬决定；形成一第三边衬，藉以限定该第三蚀刻层；掺杂该至少一主动区域及该浅沟渠隔离区域的一第二区域，其中，该第二区域是利用该第三边衬决定；沉积一中间介电层；在该中间介电层中开启一接触孔；以及形成金属以填满该接触孔。
24.如权利要求28所述的方法，其特征在于，还包括沉积至少一额外介电层。
25.如权利要求29所述的方法，其特征在于，该至少一额外介电层是在沉积该中间介电层之前沉积。
26.一种铁电装置，包括至少一主动区域，是利用一浅沟渠隔离法，形成在一硅基底中；多层，是沉积在该至少一主动区域及浅沟渠隔离区域上，其中，该多层包括一隔离层、一第一电极层、一铁电层、一第二电极层及一第一介电层；一第一蚀刻层及一未蚀刻层，是基于一字元线罩幕，蚀刻该多层的至少一层而形成；一第一边衬，用以限定该第一蚀刻层；一第二蚀刻层，是基于该第一边衬，蚀刻该未蚀刻层的至少一层而形成；该至少一主动区域及该浅沟渠隔离区域的一第一掺杂区域，其中，该第一掺杂区域是利用该第一边衬决定；一第二边衬，用以限定该第二蚀刻层；该至少一主动区域及该浅沟渠隔离区域的一第二掺杂区域，其中，该第二掺杂区域是利用该第二边衬决定；中间介电层沉积；一接触孔，开启在该中间介电层中；以及金属沉积，用以填满该接触孔。
27.一种铁电装置，包括至少一主动区域，是利用一浅沟渠隔离法，形成在一硅基底中；多层，是沉积在该至少一主动区域及该浅沟渠隔离区域表面，其中，该多层包括一隔离层、一第一电极层、一铁电层、一第二电极层、及一第一介电层；一第一蚀刻层及一未蚀刻层，是基于一字元线罩幕，蚀刻该第一介电层及该第二电极层而形成；一第一边衬，用以限定该第一蚀刻层；一第二蚀刻层，是基于该第一边衬，蚀刻该铁电层而形成；一第二边衬，用以限定该第二蚀刻层；一第三蚀刻层，是基于该第二边衬，蚀刻至少该第一电极层而形成；该至少一主动区域及该浅沟渠隔离区域的一第一掺杂区域，其中，该第一区域是利用该第二边衬决定；一第三边衬，用以限定该第三蚀刻层；该至少一主动区域及该浅沟渠隔离区域的一第二掺杂区域，其中，该第二区域是利用该第三边衬决定；中间介电层沉积；一接触孔，开启在该中间介电层中；以及金属沉积，用以填满该接触孔。
28.一种铁电装置，包括至少一主动区域，是利用一浅沟渠隔离法，形成在一硅基底中；多层，是沉积在该至少一主动区域及一浅沟渠隔离区域表面，其中，该多层包括一隔离层、一第一电极层、一铁电层、一第二电极层及一第一介电层；一第一蚀刻层及一未蚀刻层，是基于一字元线罩幕，蚀刻该第一介电层而形成；一第一边衬，用以限定该第一蚀刻层；一第二蚀刻层，是基于该第一边衬，蚀刻该第二电极层而形成；一第二边衬，用以限定该第二蚀刻层；一第三蚀刻层，是基于该第二边衬，蚀刻该铁电层而形成；一第三边衬，用以限定该第三蚀刻层；一第四蚀刻层，是基于该第三边衬，蚀刻至少该第一电极层而形成；该至少一主动区域及该浅沟渠隔离区域的一第一掺杂区域，其中，该第一区域是利用该第三边衬决定；一第四边衬，用以限定该第四蚀刻层；该至少一主动区域及该浅沟渠隔离区域的一第二掺杂区域，其中，该第二区域是利用该第四边衬决定；中间介电层沉积；一接触孔，开启在该中间介电层中；以及金属沉积，用以填满该接触孔。
全文摘要
本发明具有反向T形栅极堆叠的金属－铁电－金属－隔离－半导体(MFMIS)存储器装置，其可以仅利用一个字元线罩幕完成。这种金属－铁电－金属－隔离－半导体(MFMIS)存储器装置的制作是利用一个字元线罩幕形成字元线、并利用边衬形成一个反向T形栅极堆叠，因此可以相容于自我校准的蚀刻制程。
文档编号H01L29/94GK1482671SQ03142589
公开日2004年3月17日 申请日期2003年6月11日 优先权日2002年6月11日
发明者刘豪杰 申请人:华邦电子股份有限公司