专利名称：用以避免条纹现象的蚀刻方法
技术领域：
本发明系有关于一种半导体装置之浅沟槽前置制作工艺，更具体地涉及一种可避免条纹(striation)现象的蚀刻方法。
背景技术：
在例如DRAM等半导体装置的制作工艺中，浅沟槽之形成是相当重要的一环。
如图1所示，在DRAM的主动区蚀刻制作工艺中，基底10上形成一氧化层12，在该氧化层12上形成一氮化层14，再于该氮化层14上形成一硼硅玻璃(BSG)层16。
接下来，形成光致抗蚀剂18，如图2所示。依照一般掩模蚀刻程序，经过显影、成像界以定出之后蚀刻开口的位置，将硼硅玻璃层16、氮化层14以及氧化层12等等各层蚀刻出开口20，并移除光致抗蚀剂18。由于在曝光过程中光的驻波问题，使光致抗蚀剂侧壁不平整，导致所蚀刻出来的开口，侧壁呈现凹凸不平整，此称为条纹(striation)现象，如图3所示。
在图3的结构中，未被蚀刻移除的硼硅玻璃层16、氮化层14以及氧化层12等各部分作为后续在基底10中蚀刻出浅沟槽之硬掩模(hard mask)。由于硬掩模之侧壁产生条纹现象而轮廓不平整，因此使得后续蚀刻出来的浅沟槽的侧壁亦同样有条纹现象，而使得浅沟槽轮廓劣化。如图4所示，当浅沟槽之轮廓有条纹现象时，之后填入介电质而构成浅沟槽隔离区时，由于浅沟槽隔离区各个不同深度位置的临界尺寸不均匀，导致绝缘效果随之变得不稳定。
因此，需要一种克服上述问题的解决之道。本发明即满足此项需求。
发明内容
本发明之一目的为提供一种蚀刻方法，其可避免后续形成之浅沟槽侧壁的不平整，从而维持最终形成的浅沟槽隔离区具有稳定的绝缘性。
根据本发明之一方面，一种半导体装置的蚀刻方法包含步骤有提供一基底；于该基底上形成若干工作层；于该工作层之最上层上形成光致抗蚀剂以界定蚀刻位置；蚀刻移除该工作层未被该光致抗蚀剂覆盖之部分以形成开口；于该开口侧壁形成一间隔层；以及蚀刻基底上对应于该开口之部分。
根据本发明之另一方面，该半导体装置的蚀刻方法中的间隔层使用介电材料。
根据本发明之又一方面，该半导体装置的蚀刻方法中的间隔层使用氧化物材料。
根据本发明之再一方面，该半导体装置的蚀刻方法中的间隔层使用氧化硅绝缘材料。
根据本发明之又再一方面，该半导体装置的蚀刻方法中的间隔层使用TEOS。
下列附图中，并非依照实际尺寸比例绘制，仅为显示各部分相关的关系，此外，相同的附图标记表示相同的部分。
图1为显示半导体基底上形成各工作层之结构；图2为显示图1之结构上形成光致抗蚀剂后的结构；图3为显示图2之结构中形成开口并移除光致抗蚀剂后之结构；图4为显示根据现有技术所形成之浅沟槽之示意图；以及图5为显示根据本发明之方法、且在图3之结构的开口侧壁形成间隔层之后的结构。
附图标记说明10 基底 12 氧化层 14 氮化层16 硼硅玻璃层 18 光致抗蚀剂 20 开口22 间隔层具体实施方式
将参照附图详细说明本发明之方法。
在基底10上形成一氧化层12、一氮化层14、以及一硼硅玻璃(BSG)层16等工作层，如图1所示。接下来，通过光致抗蚀剂18界定之后蚀刻开口的位置，如图2所示。依照一般掩模蚀刻程序，经过显影、成像，将硼硅玻璃层16、氮化层14以及氧化层12等各层蚀刻出开口20，并移除光致抗蚀剂18。未被蚀刻移除的硼硅玻璃层16、氮化层14以及氧化层12等各部分作为后续在基底10中蚀刻出浅沟槽的硬掩模(hard mask)。到此为止的步骤与前述之现有技术相同，所形成的硬掩模侧壁呈现条纹(striation)现象，如图3所示。
根据本发明，在进行后续进一步的浅沟槽蚀刻之前，如图4所示，通过沉积法或其它适当方式，先在开口20之侧壁形成一层薄薄的间隔层22，以铺平开口之侧壁，因而之后蚀刻形成的浅沟槽不会有条纹现象，而有良好的轮廓。该间隔层22之材料为介电质，较佳为氧化物，根据本发明之实施例，更佳为氧化硅绝缘材料，如TEOS(tetraethyl orthosilicate)。
由于该间隔层很薄，因此留下结构顶面之间隔层部分在后续处理中很容易被移除，不会造成不良影响。
本发明已就实施例作详细说明，然而上述实施例仅为例示性说明本发明之原理以及功效，并非用于限制本发明。熟知此项技艺者可知，不悖离本发明之精神与范畴的各种修正、变更均可实行。本发明之保护范围系如所附之申请专利范围所界定。
权利要求
1.一种半导体装置的蚀刻方法，包含以下步骤提供一基底；于该基底上形成若干工作层；于该工作层之最上层上形成光致抗蚀剂以界定蚀刻位置；蚀刻移除所述工作层未被该光致抗蚀剂覆盖之部分以形成开口；于该开口侧壁形成一间隔层；以及蚀刻基底对应该开口之部分。
2.如权利要求1所述的蚀刻方法，其中该间隔层使用介电材料。
3.如权利要求2所述的蚀刻方法，其中该间隔层使用氧化物材料。
4.如权利要求3所述的蚀刻方法，其中该间隔层使用氧化硅绝缘材料。
5.如权利要求4所述的蚀刻方法，其中该间隔层系使用TEOS。
6.如权利要求1所述的蚀刻方法，其中该间隔层通过沉积法形成于该开口侧壁。
全文摘要
本发明涉及一种半导体装置的蚀刻方法。本发明方法包含步骤有提供一基底；于基底上形成若干工作层；于工作层之最上层上形成光致抗蚀剂以界定蚀刻位置；蚀刻移除工作层未被光致抗蚀剂覆盖之部分以形成开口；于开口侧壁形成一间隔层；以及蚀刻基底对应开口之部分，以形成一浅沟槽。通过本发明之蚀刻方法，可避免一般掩模蚀刻所造成的条纹(striation)现象。
文档编号H01L21/76GK1614750SQ20031011486
公开日2005年5月11日 申请日期2003年11月7日 优先权日2003年11月7日
发明者李秀春, 黄则尧, 陈逸男 申请人:南亚科技股份有限公司