专利名称：过电压保护装置的制作方法
技术领域：
本实用新型涉及一种过电压保护装置，特别是涉及一种其中央接面的平行处设置一电压极限区域，以定义该装置的崩溃电压与击穿电流，从而可调整崩溃电压与击穿电流的过电压保护装置。
背景技术：
在各种电子组件工艺愈来愈精密，组件尺寸愈来愈小的现在，各种保护因组件间的电性效应(如静电、过电压、电弧等)导致损毁的装置也愈显重要，而闸流管(thyristor)过电压保护装置已普遍使用于现代通讯系统中，此装置用来保护通讯系统在传输线上发生雷击(lighting strike)、与邻近电源线短路或其它无法预期的事件时，能免受任何因过电压(overvoltage)现象而导致的损坏。
闸流管过电压保护装置为一半导体装置，其设计是在过电压浪涌(overvoltage surge)到达通讯设备前，将其由传输线上导引开来以达到保护的目的。在正常系统运作期间，此过电压保护装置保持在一高电阻的状态，也就是关闭(off)的状态，此时只有低于百万分之一安培(micro-ampere)的漏电流(leakage current)会通过此装置，并不影响整个系统运作。当在传输线上发生过电压浪涌时，此装置即切换到低电阻状态，即为开启(on)的状态，并将过电压浪涌由通讯系统导引开，当此次浪涌通过后，过电压保护装置随即恢复到关闭状态，且允许通讯系统恢复正常运作。
此过电压保护装置的电流(I)与电压(V)特性，请参阅图1已知技术的I-V特性图。
一般闸流管过电压保护装置为两个金属电极装置与四层交替的导电层结构，如NPNP型与PNPN型。装置的顶层为一射极(emitter)区，也就是所谓的阴极(cathod)区，第二层为一基极(base)区，第三层为基板(substrate)区，第四层为一阳极(anode)区，其中两个金属电极设置于射极区与阳极区表面。
在基极区与基板区间的接面(junction)即为装置的中央接面(centraljunction)，在正常运作下，此中央接面处于反向偏压(reverse bias)状态下，当此保护装置上的电压增加时，中央接面开始崩溃，如图中所示，当崩溃电流到达1毫安(1mA)时，此装置两端的电压即定义为其崩溃电压(breakdownvoltage)Vz，此时若电压持续增加，其崩溃电流(breakdown current)快速上升，致使保护装置切换到开启(on)状态，此时可定义一击穿电压(breakovervoltage)VBO与击穿电流(breakover current)IBO。当过电压浪涌发生，到达击穿电压VBO时，过电压保护装置开启，则引导电流流经保护装置，并维持此装置两端的电压于一相对低值；当过电压浪涌通过后，流过保护装置的电流持续降低，当电流低于此装置的维持电流(holding current)IH时，过电压保护装置将由开启状态转为关闭状态(如图中所示)，使此装置两端的电压恢复正常且允许通讯系统恢复正常运作。
已知技术请参阅图2美国专利号4,967,256的过电压保护装置示意图，此闸流管(thyristor)过电压保护装置公开一个四层的二极管结构(PNPN)，包括有射极区(emitter)22(n++)与各射极间的短路孔(shortingdot)23，另有在基板(substrate)20中的单一埋入区(buried region)25(n)、基极区(base region)21(p+)、阳极24、与上部组件连接的第一金属电极区26、与下部组件连接的第二金属电极区27及围绕在中央接面四周的防护环(guard ring)28(n++)，在此组件中使用防护环28的目的为使组件表面的电位差得以均匀分布，以提高组件整体的稳定性，另外，此防护环28并不会造成此半导体组件的崩溃现象。
如图2所示，埋入区25(n)与基板20(n-)有相同的导电型态(n型半导体)但掺杂浓度较高，此掺杂浓度较高的埋入区25与基极区21的接面的崩溃电压低于基极区21与基板20的接面，因此当组件两端电压升高时，组件内部的崩溃现象将优先发生在基极区21与埋入区25的接面，并使崩溃电流优先流过埋入区25，此效应可提升组件制造上对崩溃电压控制的精准度，以及可得到比未使用埋入区的传统工艺更低的击穿电流值。
然而，此过电压保护装置在应用上仍存在缺点，由于使用单一埋入区及较小的埋入区尺寸，导致对组件在开启状态时的电流传导能力造成限制，形成“瓶颈”效应(bottleneck effect)，此瓶颈效应明显降低组件的电流承载能力(current carrying capacity)。为了避免瓶颈效应，在美国专利号5,001,537及5,516,705中发表的两种过电压保护装置皆使用了多重埋入区的设计，但是由于组件的工作原理仍然维持不变，即如上述已知技术中，通过基极区与埋入区的接面优先崩溃的原理，达到控制崩溃电压与击穿电流的效果，因此这两种设计并无法完全避免瓶颈效应。
实用新型内容有鉴于此，本实用新型在半导体组件的制备工艺中，在过电压保护装置的中央接面组件的平行处设置一电压极限区域(voltage-limiting region)，以定义该组件的崩溃电压与击穿电流，从而得到一较敏锐的过电压保护装置，由于并未使用埋入区的设计，使本实用新型的过电压保护装置拥有最佳化的电流承载能力。
本实用新型的目的是提供一种过电压保护装置，此保护装置是在中央接面组件的平行处设置一电压极限区域，使组件产生一横向的接面崩溃(junction breakdown)，此电压极限区域可定义此装置的崩溃电压与击穿电流，通过本实用新型电压极限区域位置及尺寸的选择，将可大幅提升保护装置对于过电压浪涌产生反应的灵敏性。
本实用新型的过电压保护装置至少包括一基板；一基极区，设置于该基板上；多个射极区，设置于该基极区上；及一电压极限区，设置于该基极区外侧。
根据上述装置，该基板、电压极限区与该射极区为N型半导体，基极区为P型半导体。
根据上述装置，该基板、电压极限区与该射极区为P型半导体，基极区为N型半导体。
根据上述装置，该电压极限区的掺杂浓度大于该基板的掺杂浓度。
根据上述装置，该过电压保护装置的结构通过重复而成为一双向或多向过电压保护装置。
根据上述装置，该电压极限区可以连续式全环绕、连续式部分环绕、间隔片段式全环绕或间隔片段式部分环绕于基极区外侧。
本实用新型的制备工艺步骤包括有形成一第一遮蔽层于一基板上；蚀刻该第一遮蔽层成为多个遮蔽体，以区分一第一区域与一第二区域；形成一基极区于该第二区域内；形成一电压极限区于该第一区域内；形成射极区于该基极区上；形成一电极区于该射极区上。
图1为已知技术的过电压保护装置电压与电流特性图；图2为已知技术的过电压保护装置示意图；图3为本实用新型过电压保护装置的剖面示意图；图4A为本实用新型过电压保护装置的第一实施例俯视示意图；图4B为本实用新型过电压保护装置的第二实施例俯视示意图；图4C为本实用新型过电压保护装置的第三实施例俯视示意图；图5为本实用新型双向过电压保护装置示意图；图6A至图6F为本实用新型过电压保护装置的制备工艺示意图。
其中，附图标记说明如下I 电流 V 电压Vz 崩溃电压 IBO 击穿电流VBO 击穿电压 IH 维持电流20 基板 21 基极区22 射极区23 射极短路孔24 阳极 25 埋入区26 第一电极区27 第二电极区28 防护环30 基板31 第一电极区31’第二电极区32 基极区32’阳极33 电压极限区34 射极区35 射极短路孔40 剖面线33a 电压极限区33b 电压极限区33c 电压极限区50 基板51a 第一电极区51b 第二电极区
52a第一基极区 52b第二基极区53a第一电压极限区 53b第二电压极限区54a第一射极区 54b第二射极区55a第一射极短路孔 55b第二射极短路孔60基板61第一遮蔽层61a，61b，61c遮蔽体601第一区域 602第二区域62基极区 63电压极限区64射极区 65射极短路孔66电极区具体实施方式
请参阅图3本实用新型过电压保护装置的剖面示意图，如已知技术，其也为四层交替的闸流管结构(PNPN)，在一相对掺杂浓度(impurityconcentration)小(n-)的N形半导体基板(substrate)30上，有一掺杂浓度稍高的P型半导体(p+)基极区(base region)32，另一侧形成组件的阳极区32’，基极区32上设置有由高掺杂浓度的N型半导体(n++)形成的射极区34(emitter region)，并形成多个基极区32上的射极短路孔35，由基极区32与基板30形成的PN接面，即为本半导体组件的中央接面(centraljunction)，本实用新型还在与中央接面平行处，或环形、或部分环形、或以间隔片段方式形成一掺杂浓度较高(n+)的电压极限区(voltage-limitingregion)33。另外组件上下方各有第一电极区31与第二电极区31’。
该电压极限区33由相对掺杂浓度较高的N型半导体形成，因为掺杂浓度较基板30高，使基极区32的横向崩溃电压值低于基极区32与下方基板30的PN接面的崩溃电压，使该保护组件的崩溃电压主要决定于电压极限区33与基极区32(p+)之间的间距大小，间距愈大则产生愈高的崩溃电压，间距愈小则产生愈低的崩溃电压，在实际应用上，可依实际需求的电压值改变电压极限区33与基极区32的间距设计。
如图3所示的电压极限区33为一单边设置于基极区32的外侧，而实际实施并不限于此。电压极限区33的总长度可定义该过电压保护装置的击穿电流，即电压极限区33与基极区32间形成一崩溃区域(breakdown region)，其崩溃电流仅会流经此区域，在崩溃现象发生时，该电压极限区33的总长度即决定了崩溃区域的大小，并控制了流过该崩溃区域的崩溃电流，其中较短的长度造成较小的崩溃区域及较低的崩溃电流；如图1所示，当组件切换到开启状态时的崩溃电流定义为此组件的击穿电流(IBO)，故使用较短的电压极限区33长度可有效减低击穿电流IBO的大小，又因使组件切换到开启状态所需要的击穿电流降低，因此可达到对过电压现象较敏感的过电压保护装置。
其中的较佳实施例如下图4A为本实用新型过电压保护装置的第一实施例俯视示意图。该半导体组件基板30上由一圈N型半导体形成的电压极限区33a环绕于外，与由P型半导体组成的基极区32间有一间隙，射极区34设置于基极区32之内，图中的多个圆孔为射极短路孔35，射极区34上为一层第一电极区31，该第一电极区31通常为一金属层，为连接其它组件之用。
而图4B为本实用新型过电压保护装置的第二实施例俯视示意图。图中所示的剖面线40是对照图3所示的剖面图，本实用新型可依实际需要改变组件的设计，如该半导体组件基板30上由半圈N型半导体形成的电压极限区33b环绕于外，与由P型半导体组成的基极区32间有一间隙，射极区34设置于基极区32之内，并有多个射极短路孔35，而射极区34上为第一电极区31。
图4C则为本实用新型过电压保护装置的第三实施例俯视示意图。图中所示的剖面线40是对照图3所示的剖面图，本实用新型依实际需要改变设计，在基板30上由半圈间隔式的N型半导体形成的电压极限区33c环绕于外，与由P型半导体组成的基极区32间有一间隙，射极区34设置于基极区32之内，并有多个射极短路孔35，而射极区34上为第一电极区31。
以图4C所示第三实施例的延伸为例，使用间隔式的电压极限区，不仅可减少该电压极限区的总长度，还可使崩溃现象能平均分布于整个组件上，因而不仅降低击穿电流的大小，更可增加组件的功率耗散能力(powerdissipation capacity)，以达到增加组件稳定性的目的。
图5为另一实施例，该图为本实用新型双向(bi-direction)过电压保护装置示意图，其中在基板50的两侧皆设置有对应的过电压保护装置，包括两个对应的P型半导体形成第一基极区52a与第二基极区52b，其一侧分别有第一电压极限区53a与第二电压极限区53b，在基极区上分别设置有第一射极区54a与第二射极区54b，射极区内有多个第一射极短路孔55a与第二射极短路孔55b，组件两表面有第一电极区51a与第二电极区51b。在图3中所示的过电压保护装置为一单向组件，仅能对单一极性的过电压产生保护作用，而图5所示的双向过电压保护装置可对工作于交流电压下的通讯系统提供双向的保护作用。
图6A至图6F为本实用新型过电压保护装置及其工艺简介，其中所示为单边保护装置，双向或多向的组件工艺也可依照下列步骤实施如图6A所示，在一基板60上经由氧化(oxidation)或沉积(deposition)工艺形成一第一遮蔽层61，该基板60可为以硅(Si)为主的材料，第一遮蔽层61可为二氧化硅(SiO2)或其它膜层(如氮化硅)。
第一遮蔽层61经过微影(lithography)及蚀刻工艺后，可被蚀刻成如图6B所示的三个遮蔽体61a、61b与61c，并区分成多个区域，其中遮蔽体61a与61b间定义了往后成为电压极限区的第一区域601，遮蔽体61b与61c定义了最后组件基极区的第二区域602，而遮蔽体61b的宽度即为该组件第一区域601(电压极限区)与第二区域602(基极区)的间距，也同时定义了该组件应有的崩溃电压值。
如图6C所示，使用选择性掺杂工艺(selected diffusion process)以扩散方式或离子植入法(Ion Implantation)将杂质原子掺杂入第二区域602，以形成组件的基极区62，如图中所示的P型半导体区域。
如图6D所示，再使用选择性掺杂工艺以扩散或是离子布植法将杂质原子掺杂于第一区域601，以形成本实用新型的电压极限区63。
图6E所示为使用选择性掺杂工艺在基极区62上将高浓度的杂质原子以扩散或离子布植方式形成高掺杂浓度的射极区64，并且一并形成射极短路孔65。
再请参阅图6F，最后在射极区64上淀积一层金属作为导电部分的电极区66，即完成本实用新型的过电压保护装置及其工艺。
另外，上述图6E中，在基极区上扩散形成射极区的步骤也可在基极区完成后接着实施，并不限于图6A至图6F的工艺顺序。并可通过重复以上步骤或同时实施于基板两个表面的方式制作双向或多向的过电压保护装置。
本实用新型是在过电压保护装置的中央接面的侧边平行处设置一电压极限区域，通过本实用新型电压极限区域位置的选择及尺寸的变化，可定义该装置的崩溃电压与击穿电流，产生对过电压现象较敏感的过电压保护装置。
但是以上所述仅为本实用新型的较佳可行实施例，非因此限制本实用新型的专利保护范围，因此凡运用本实用新型说明书及附图内容所作的等效结构变化，均应同理包含于本实用新型的专利保护范围内。
权利要求1.一种过电压保护装置，其特征是该装置至少包括有一基板；一基极区，设置于该基板上；多个射极区，设置于该基极区上；及一电压极限区，设置于该基极区外侧。
2.如权利要求1所述的过电压保护装置，其特征是该基板、电压极限区与该射极区为N型半导体，基极区为P型半导体。
3.如权利要求1所述的过电压保护装置，其特征是该基板、电压极限区与该射极区为P型半导体，基极区为N型半导体。
4.如权利要求1所述的过电压保护装置，其特征是该电压极限区的掺杂浓度大于该基板的掺杂浓度。
5.如权利要求1所述的过电压保护装置，其特征是该过电压保护装置的结构通过重复而成为一双向或多向过电压保护装置。
6.如权利要求1所述的过电压保护装置，其特征是该电压极限区可以连续式全环绕、连续式部分环绕、间隔片段式全环绕或间隔片段式部分环绕于基极区外侧。
专利摘要本实用新型提供一种过电压保护装置，该保护装置至少包括有一基板；一基极区，设置于该基板上；多个射极区，设置于该基极区上；及一电压极限区，设置于该基极区外侧。该装置是在组件中央接面的平行处设置一电压极限区域，以产生一横向的接面崩溃，该电压极限区域与中央接面的间距定义了该装置的崩溃电压值，而电压极限区域的总长度则定义了该装置的击穿电流值，通过本实用新型中电压极限区域的位置与总长度的选择，可制成拥有各种不同崩溃电压与较低的击穿电流即较敏锐的过电压保护装置。
文档编号H01L29/66GK2689460SQ20042000494
公开日2005年3月30日 申请日期2004年3月8日 优先权日2004年3月8日
发明者曾清秋 申请人:敦南科技股份有限公司