专利名称：在MOSFET结构中形成应变Si－沟道的方法
技术领域：
本发明涉及一种如权利要求1的前序部分中限定的在半导体表面上形成应变的Si-层的方法。
而且，本发明涉及一种包括通过上述方法形成的应变的Si-沟道的MOSFET结构。
而且，本发明涉及一种包括这种具有应变的Si沟道的MOSFET结构的半导体器件。
根据US2002/0008289A1已知一种在MOSFET结构中形成应变的Si-沟道的方法。在MOSFET结构中应用应变的Si-沟道改进了在结构中的电荷载流子迁移率，其允许高速的MOSFET器件。US2002/0008289A1描述了一种包括在栅区下方的应变的Si沟道的MOSFET结构。该沟道是由第一下部Si层、SiGe层和第二上部Si层构成的叠层的一部分。
第一下部Si层是单晶层。在该层的顶部上，形成作为外延层的SiGe层。
第二上部Si层以外延的形式形成于该单晶SiGe层上。
已知的是，Si的晶格参数不同于(小于)SiGe的晶格参数(作为SiGe晶体的Ge含量的函数)。由于Si晶格和SiGe晶格之间的失配，在SiGe上生长的外延Si层相对于其正常的晶格参数被应变。
在US2002/0008289A1中描述的叠层中，由于SiGe与第一下部Si层的外延关系，SiGe也被应变。
在US6,429,061B1中公开了另一种应变的Si沟道结构。在这种情况下，在弛豫的SiGe层上形成应变的Si层，即，由于Si-SiGe界面处位错的存在仍未引起应变，弛豫的SiGe层具有与下面的Si表面相同的晶体结构和晶体取向。
不利的是，两种方法都需要用于Si和SiGe层两者的外延沉积工艺的严格条件。
公知的是，为了避免在以常规方式生长的应变的Si(SS)中形成缺陷，必须生长非常厚的外延SiGe层(厚度为几微米的数量级，所谓的“缓冲层”，例如，通过在1.5μm的厚度上将Ge含量从0增加至20％来形成分级弛豫SiGe层。分级缓冲层通常被具有恒定(20％)Ge含量的约0.7μm厚的弛豫SiGe层覆盖)。厚的弛豫SiGe分级缓冲层的生长和集成存在很大的挑战。由线性分级缓冲技术生长的弛豫SiGe层中的螺纹位错缺陷密度大致为105cm-2(例如，参见J.J.Welser的“The application of strained-silicon/relaxed-silicongermanium heterostructures to metal-oxide-semiconductorfield-effectt ransistors，”Ph.D.dissertation，Dept.Elect.Eng.，Stanford Univ.，Stanford，CA，1994)。在这种工艺中，不能改善缺陷控制，导致将来批量生产工艺的低产量(由此带来相应的高成本)。
明显的是，最小化弛豫的SiGe层的厚度在几个方面都是有益的。首先，较薄的弛豫的SiGe层改善了结构的导热性并降低了自加热效应。第二，其简化了器件隔离。第三，可降低结泄漏(由较小能带隙导致)和结电容(由较大介电常数导致)。理想地，SiGe层应小于100nm厚，以利用降低的自加热和隔离配置中的简化。
另需注意对于未来的CMOS技术结点(node)，必须具有在SOI上的SS以确保具有小于～40nm栅长度的MOSFET器件适当地运转(相反，所谓的“短沟道效应”将使器件不可使用-在这种器件中，栅电极对晶体管沟道区不具有控制，使得场效应作用不可能)。在SOI晶片上的这种SS非常难以制作且通常通过例如弛豫的SiGe来实现。应变的Si层可通过组合智能切割(SmartCut)、CMP和选择性的化学蚀刻工艺来外延生长并键合到处理芯片(例如，见Zhiyuan Cheng；Taraschi，G.；Currie，M.T.；Leitz，C.W.；Lee，M.L.；Pitera，A.；Langdo，T.A.；Hoyt，J.L.；Antoniadis，D.A.；Fitzgerald，E.A.“Relaxed silicon-germanium on insulator substrate bylayer transfer”，Journal of Electronic Materials vol.30，no.12L37-9，Dec.2001)，或是标准SIMOX方法的变形(例如见T.Mizuno，S.Takagi，N.Sugiyama，H.Satake，A.Kurobe，andA.Toriumi，“Electron and hole mobility enhancement instrained-Si MOSFETs on SiGe-on-insulator substratesfabricated by SIMOX technology，”IEEE Electron Device Lett.，vol.21，pp.230-232，may 2000)。
本发明的目的是提供用于在半导体表面上形成应变的Si层的可替换方法。通过如权利要求1的前序部分中限定的方法来实现该目的，特征在于衬底是绝缘体上硅衬底，其包括支撑层、埋置的二氧化硅层和单晶Si表面层，该方法还包括-离子注入Si表面层和外延SiGe层以将Si表面层转换为非晶Si层并将一部分外延SiGe层转换为非晶SiGe层，外延SiGe层的其它部分仍然是单晶SiGe层。
-非晶Si层、非晶SiGe层和剩余的单晶SiGe层在埋置的二氧化硅层形成上叠置层，非晶Si层与埋置的二氧化硅层相邻。
有利地，根据本发明的方法只需要单个外延沉积工艺。由此，在通过使用根据本发明的方法形成MOSFET结构中，需要较低热量平衡。
而且，本发明涉及一种包括通过如上所述的方法形成的应变的Si沟道的MOSFET结构。
此外，本发明涉及包括含有通过如上所述的方法形成的应变的Si沟道的MOSFET结构的半导体器件。
对于教导本发明的目的，以下描述本发明的方法和器件的优选实施例。本领域技术人员应意识到，可以构思并减少本发明的其它可选和等效实施例，以在不脱离本发明的真实精神的情况下实施，本发明的范围仅由所附的权利要求来限制。
图1示出了形成用于MOSFET结构的应变的Si沟道的衬底的截面图；图2示出了在第一处理阶段之后的衬底的截面图；图3示出了在第二处理阶段期间衬底的截面图；图4示出了在随后的处理阶段之后衬底的截面图；图5示出了在晶片键合工艺之后的第一实施例中的衬底截面图；图6示出了在进一步处理阶段之后的第一实施例中的衬底截面图；图7示出了在最后处理阶段之后在第一实施例中的衬底截面图；图8示出了在第三处理阶段之后在第二实施例中的衬底截面图9示出了在可选的最终处理阶段之后在第二实施例中的衬底截面图。
图1示出了形成用于MOSFET结构的应变的Si沟道的衬底的截面图。
根据本发明，用于形成具有应变的Si沟道的MOSFET结构的衬底是绝缘体上硅(SOI)衬底SUB。SOI晶片包括支撑Si层1，埋置的二氧化硅层BOX和顶部硅层Si 3，在SOI晶片上的顶部Si层3是单晶的。
作为初始处理步骤，将在SOI晶片上的该Si层3减薄至约5nm的厚度。
图2示出了在第一处理阶段之后的衬底截面图。
在第一工艺中，通过公知的沉积工艺化学气相沉积(CVD)、分子束外延(MBE)或激光烧蚀中的一种或通过用于形成外延SiXGe1-X层的任何其它工艺来沉积外延Si1-XGeX层4。
外延Si1-XGeX层4可包括任意数量x的锗以在Si上提供外延层。数量x确定了相对于Si的晶格失配。而且，数量x可沿外延Si1-XGeX层的厚度而变化，以形成缓冲层。
Si1-XGeX层4的厚度取决于Ge含量并至少为～20nm，以确保形成弛豫层。
图3示出了在第二处理阶段期间衬底的截面图。
在第二处理阶段中，Si1-XGeX层4(在下文中表示为SiGe层4)和Si层3的叠层暴露到离子注入工艺。对准该表面的离子束由箭头IB表示。
离子注入工艺的设置以将结晶Si层3完全转换为非晶Si层(am-Si)3B的方式选择。而且，与Si层3相邻的SiGe层4的一部分am-SiGe 5在离子注入工艺中也变成非晶。SiGe层的剩余部分6仍然是晶体(表示为c-SiGe)。
本领域技术人员应理解，离子注入工艺的设置取决于Si和SiGe层3、4的实际厚度。对于50nm的SiGe层厚度和5nm的Si层厚度来讲，离子束能量为约50keV且剂量为约1×1015离子/cm2是足够的。离子束可由任何可使用的元素构成，如Si、Ge、B或P。
在该处理阶段期间，可进行构图步骤，以在非晶Si层3B、非晶SiGe层5和剩余的结晶SiGe层6中构图MOSFET的有源部分。该构图可通过任何已知的光刻工艺来完成。
注意，对于形成如此的应变的Si层可省略该图案化。
图4示出了在随后的处理阶段之后的衬底的截面图。在根据本发明的方法的第一实施例中，图案化的非晶层叠层3B、5被帽盖的二氧化硅层(SiO2帽盖)7覆盖。
二氧化硅层7通过低温沉积工艺(即，低于525℃)来沉积，以防止在二氧化硅层7的沉积期间非晶Si层3B和非晶SiGe(am-SiGe)层5的不受控的再结晶。
图5示出了在晶片键合工艺之后的第一实施例中衬底的截面图。
接下来，提供有顶部二氧化硅层(SiO2)11的第二衬底10通过现有技术中已知的晶片键合工艺键合到初始衬底1。第二衬底10的顶部二氧化硅层11面对面地位于衬底1的帽盖二氧化硅层7的表面上。
图6示出了在进一步处理阶段之后的第一实施例中的衬底的截面图。
在进一步处理阶段中，衬底1的支撑硅层1和二氧化硅层BOX通过蚀刻支撑Si层1和蚀刻埋置的二氧化硅层BOX的处理顺序来移除。二氧化硅层BOX用作蚀刻支撑硅层1的停止层。am-Si层3B用作蚀刻埋置的二氧化硅层BOX的停止层。
在该处理程序之后，am-Si层3B是第二衬底10的顶层。在第二衬底10上的叠层包括(从顶部到底部)am-Si层3B，am-SiGe层5，c-SiGe层6和键合二氧化硅层7、11。
图7示出了在最后处理阶段之后的第一实施例中的衬底的截面图。
作为最后处理阶段，通过固相外延(SPE)再生长工艺来进行非晶层的再结晶。
通常，在这种工艺中，将叠置层加热到550-600℃范围内的温度。
以～2nm/分钟(在550℃)的速率进行结晶SiGe和结晶Si的再生长。
am-SiGe层5在结晶SiGe层6的晶体结构中再结晶，以形成再生长的结晶SiGe层8。非晶Si层3B作为应变的Si层9在再生长的结晶SiGe层8上外延生长。在应变的Si层9中的机械应变由箭头ε表示。
接下来，在进一步处理阶段中，在应变的Si层9之上通过现有技术中已知的制造工艺构造MOSFET结构。应变的Si层9包括MOSFET的沟道区。
由于在之前阶段中图案化层状叠层3B、5、6，因此由于外延而在应变的Si层9中发生的应变ε是均匀的。该机械应变的均匀性有利地影响(将形成的)MOSFET结构的沟道的电学特性。
注意，为了保持应变的Si层9的应变ε，在MOSFET结构的进一步形成步骤期间处理温度必须保持低实际值取决于在Si层中的应变量以及SiGe层厚度(如果存在的话)。处理温度可约为500℃。
图8示出了在第三处理阶段之后第二实施例中衬底的截面图。
在图8中，具有相同参考数字的实体参考在之前的附图中示出的相同实体。
在本发明的第二实施例中，在离子注入工艺以形成如上所述的非晶Si层3B、非晶SiGe层5和剩余的结晶SiGe层6之后，在接下来的步骤中，进行SPE再生长工艺。
在再生长单晶SiGe层8B和SOI衬底1的埋置的二氧化硅层BOX之间形成应变的外延Si层9B。
通过用于MOSFET有源部分的图案化步骤增强外延Si层9B的形成，如上面参考图3所述。该图案化允许Si层在埋置的二氧化硅层BOX上“滑动”，以在外延Si层9B的高温形成期间进行硅原子的再排列。
相对于再生长SiGe层8B不发生“滑动”外延Si层9B被再生长SiGe层8B应变。
在比在SPE再生长工艺期间施加的温度低的温度下，不发生应变的Si层的滑动，这是由于在所述的较低温度下在与SiO2的界面处有低很多的Si原子迁移率。
图9示出了在可选的最后处理阶段之后在第二实施例中的衬底截面图。
在图9中，具有相同参考数字的实体参考在前面附图中示出的相同实体。
在第二实施例的可选最后阶段中，再生长SiGe层8B通过蚀刻来移除。在埋置的二氧化硅层BOX上，Si层9B保持其应变状态。
为了在余下的处理中保持应变状态以形成MOSFET结构，必须在相对低的温度(即，低于应变的Si的结晶温度)下完成所有进一步的处理。
有利地，因为由于不存在SiGe(其具有比硅小的带隙)，在这种具有根据第二实施例的应变的Si的MOSFET中漏电将变低，因此本发明的第二实施例提供了相对于第一实施例可提高MOSFET中的电学特性的应变的Si沟道。
而且，第二实施例在处理程序期间允许省略晶片键合工艺和支撑Si层1及埋置的二氧化硅层BOX的移除。
而且，注意，在第一和第二实施例中，可提供应变的Si层9；9B用于外延生长其它材料，具有晶格失配以使在非应变Si上的外延是不可行的。这允许作为III-V或II-VI族化合物的这种材料在CMOS技术中的集成。
最后，注意，在第一和第二实施例中，应变的Si层9；9B通过介电层BOX；11(7，11)与Si衬底层1；10隔离。该隔离可进一步提高MOSFET结构的电特性。
权利要求
1.一种在衬底(1)上形成应变的Si层的方法，包括在单晶硅Si表面上形成外延SiGe层(4)，在所述外延SiGe层(4)之上通过外延生长所述Si层形成所述应变的Si层，由于所述外延生长所述Si层具有应变的状态，其特征在于所述衬底(1)是绝缘体上硅衬底，其包括支撑层(1)、埋置的二氧化硅层(BOX)和单晶Si表面层(3)，所述的方法还包括离子注入所述Si表面层(3)和所述外延SiGe层(4)，以将所述Si表面层(3)转换为非晶Si层(3B)并将一部分所述外延SiGe层(4)转换为非晶SiGe层(5)，所述外延SiGe层(4)的另一部分是剩余单晶SiGe层(6)，所述非晶Si层(3B)、所述非晶SiGe层和所述剩余单晶SiGe层(6)在所述埋置的二氧化硅层(BOX)上形成层状叠层(3B、5、6)，所述非晶Si层(3B)与所述埋置的二氧化硅层(BOX)相邻。
2.根据权利要求1的在衬底(1)上形成应变的Si层的方法，其特征在于所述方法还包括图案化所述层状叠层(3B、5、6)，以形成MOSFET结构的有源部分。
3.根据权利要求1或2的在衬底(1)上形成应变的Si层的方法，其特征在于所述方法还包括在所述剩余的单晶SiGe层(6)上沉积二氧化硅帽盖层(SiO2帽盖)；将所述衬底(1)键合到第二衬底(10)，所述第二衬底(10)具有二氧化硅表面层(11)，在所述衬底(1)上的所述二氧化硅帽盖层(SiO2帽盖)与所述二氧化硅表面层(11)面对面；通过蚀刻移除所述支撑层(1)；和通过蚀刻移除所述埋置的二氧化硅层(BOX)。
4.根据权利要求1或2或3的在衬底(1)上形成应变的Si层的方法，其特征在于，所述方法包括通过固相外延(SPE)再生长工艺，在所述剩余的单晶SiGe层(6)和所述非晶SiGe层(5)之间的界面处再结晶所述非晶Si层(3B)和所述非晶SiGe层，所述非晶Si层(3B)被转换为外延应变的Si层(9；9B)，和所述非晶SiGe层(6)被转换为再生长结晶SiGe层(8；8B)。
5.根据权利要求4的在衬底(1)上形成应变的Si层的方法，其特征在于，所述方法包括通过蚀刻移除所述再生长结晶SiGe层(8B)。
6.根据前述权利要求中任一项的在衬底(1)上形成应变的Si层的方法，其特征在于所述应变的Si层(9；9B)是MOSFET结构中的栅沟道。
7.根据前述权利要求中任一项的在衬底(1)上形成应变的Si层的方法，其特征在于在所述固相外延(SPE)再生长工艺期间的退火温度基本上低于600℃。
8.根据前述权利要求中任一项的在衬底(1)上形成应变的Si层的方法，其特征在于所述Si表面层(3)具有小于10nm的厚度。
9.一种MOSFET结构，包括源、漏和栅，其中所述栅包括由应变的Si层(9；9B)构成的栅沟道；所述应变的Si层(9；9B)通过根据前述权利要求中任一项的方法来制造。
10.一种半导体器件，包括根据前述权利要求中任一项的至少一个MOSFET结构。
全文摘要
在衬底(1)上形成应变的Si层的方法，包括形成在Si表面上的外延SiGe层(4)，和通过在外延SiGe层(4)之上外延生长Si层来形成应变的Si层，由于外延生长该Si层被应变，其中衬底(1)是绝缘体上硅衬底，其具有支撑层(1)、埋置的二氧化硅层(BOX)和单晶Si表面层(3)，该方法还包括Si表面层(3)和外延SiGe层(4)的离子注入，以将Si表面层(3)转换为非晶Si层(3B)，并将一部分外延SiGe层(4)转换为非晶SiGe层(5)，外延SiGe层(4)的另一部分为剩余单晶SiGe层(6)，非晶Si层(3B)、非晶SiGe层和剩余的单晶SiGe层(6)在埋置的二氧化硅层(BOX)上形成层状叠层(3B、5、6)，非晶Si层(3B)与埋置的二氧化硅层(BOX)相邻。
文档编号H01L21/20GK1894775SQ200480037376
公开日2007年1月10日 申请日期2004年11月30日 优先权日2003年12月16日
发明者Y·波诺马雷夫 申请人:皇家飞利浦电子股份有限公司