专利名称：一种以含氟硅玻璃作为介电质的半导体后端连线的制作方法
技术领域：
本发明涉及半导体的制造领域，尤其涉及一种以含氟硅玻璃作为介电质的半导体后端连线。
背景技术：
随着半导体技术的进一步发展，纳米工艺越来越重要，这同时对后道工艺集成也提出了新的要求。在纳米工艺情况下，需要进一步降低由于后道金属互连和介电质的寄生电容引起的电路延迟。因此，已有技术在半导体后端连线工艺中采用一种新的低电阻材料铜和低介电常数的介电材料如FSG，即含氟硅玻璃。
现有技术中以含氟硅玻璃作为介电质的半导体后端连线流程示意图如图1、3所示。第一步，形成金属线条，参见图3a；第二步，采用在高密度等离子体化学气相沉积设备中原位生长的正常折射率的氧化硅或者四乙氧基硅烷作为垫衬氧化层，其中垫衬氧化层的折射率约为1.46，参见图3b；第三步，在同一个设备中不破坏真空的情况下淀积FSG作为介电质，，参见图3c；第四步，在介电质生长后，表面覆盖或者一层正常折射率的氧化硅或者四乙氧基硅烷，采用化学机械抛光的方法使之平坦化，也不可不覆盖氧化硅或者四乙氧基硅烷，直接采用化学机械抛光的方法使之平坦化，参见图3d。第五步，用光刻、刻蚀、物理和化学气相沉积的方法形成接触孔和钨塞，并采用钨的化学机械抛光将多余的钨和扩散阻挡层去除，，参见图3e；第六步，按照常规程序淀积下一层金属，一般为钛、氮化钛、铝合金、钛和氮化钛结构，与介电层直接接触的一般为钛，，参见图3f。
但是，已有技术的工艺方法存在以下的问题首先，如图3b的标识A所示，原位生长的垫衬氧化层由于其保形性差，在线条的角上厚度小于名义值，会使金属线条完整性在随后的FSG淀积过程中受到严重破坏，如图3c的标识B所示。
其次，为了保持金属线条的完整性，原位生长的垫衬氧化层必须超过一定厚度，但是由此会引起填充性能的下降，在金属线条之间留下小的空洞，从而在后续的制作过程中导致潜在的金属生长在其间，使金属线条之间漏电，极大地降低了合格率；此外由于其相对于FSG的高介电常数，导致金属线条间的寄生电容上升，降低最终电路的速度。
第三，原位生长的垫衬氧化层由于其低折射率，不能很好地阻挡FSG中的F元素扩散达到介电质与金属的界面，导致在电迁移失效，引起可靠性问题。
最后，在400度左右的合金烧结过程中，没有或者仅仅有一层正常折射率的氧化硅覆盖在FSG之上，导致FSG中F元素从FSG体内向上扩散到与Ti界面之间，形成Ti的氟化物，降低了结合力，使介电材料与金属铝合金线条之间引起剥落，导致低合格率和电迁移失效。
已有技术的方法存在金属线条不完整、寄生电容大和最后的高温退火FSG与膜之间剥落而导致产品合格率低下，电迁移寿命短等问题。
发明内容
本发明所要解决的技术问题是提供一种以FSG作为介电质的半导体后端连线方法。
为解决上述技术问题，本发明一种以FSG作为介电质的半导体后端连线方法，第一步，形成金属线条；第二步，采用等离子体增强化学气相沉积方法生长高折射率的氧化物作为垫衬氧化层；第三步，采用高密度等离子体化学气相沉积方法淀积FSG作为介电质，并在表面覆盖一层正常折射率的氧化硅或者四乙氧基硅烷；第四步，采用化学机械抛光的方法对FSG、氧化硅或者四乙氧基硅烷组成的复合膜进行平坦化；第五步，采用等离子体增强化学气相沉积方法在平坦化后的硅片表面生长一层高折射率的氧化物作为覆盖层；第六步，开孔形成钨塞；第七步，采用钨的化学机械抛光方法去除多余的钨和扩散阻挡层；第八步，淀积下一层金属。
作为一种优选技术方案，本发明一种以FSG作为介电质的半导体后端连线方法，其中第二步中生长的垫衬氧化层为氧化硅、氮氧化硅、氮化硅或其组合，垫衬氧化层膜折射率大于1.48，厚度大于12nm，小于80nm。
作为另一种优选技术方案，本发明一种以FSG作为介电质的半导体后端连线方法，第五步中生长的氧化物覆盖层为氧化硅、氮氧化硅、氮化硅或其组合，膜折射率大于1.48，厚度大于100nm，小于4000nm。
与已有技术相比，本发明一种以FSG作为介电质的半导体后端连线方法，在FSG淀积之前，采用等离子体增强化学气相沉积方法(plasma-enhanced Chemical vapor deposition，以下简称PECVD)生长一层一定厚度的高折射率的氧化物作为垫衬氧化层，然后用高密度等离子体化学气相沉积的方法淀积FSG作为介电质，介电质生长后，用化学机械抛光的方法使之平坦化，最后再覆盖一层高折射率的氧化物作为覆盖层。与已有方法比较，利用本发明方法可以使得金属线条完整性好，产品合格率高，电迁移寿命提高一个数量级。
下面结合附图和实施例对本发明作进一步描述图1为已有的半导体后端连线工艺流程图；图2为本发明以FSG作为介电质的半导体后端连线方法流程图；图3为已有技术半导体后端连线工艺截面流程图示意；图4为本发明以FSG为介电质半导体后端连线方法截面流程图示意。
具体实施例方式
如图2、图4所示，首先，形成金属线条，参见图4a；其次，在PECVD设备中采用等离子体增强化学气相沉积方法生长的高折射率的氧化物作为垫衬氧化层，参见图4b；其中，垫衬氧化层为氧化硅、氮氧化硅、氮化硅或其组合，垫衬氧化层膜折射率大于1.48，厚度大于12nm，小于80nm。第三步，采用高密度等离子体化学气相沉积方法生长FSG淀积FSG作为介电质，参见图4c；第四步，FSG介电质生长后，在其表面覆盖一层正常折射率的氧化硅或者四乙氧基硅烷，然后用化学机械抛光的方法使之平坦化，参见图4d。在这一步中也可以不覆盖氧化硅或者四乙氧基硅烷，直接用化学机械抛光的方法使之平坦化；第五步，在表面覆盖一层高折射率的氧化物作为覆盖层，参见图4e。生长的氧化物覆盖层为氧化硅、氮氧化硅、氮化硅或其组合，膜折射率大于1.48，厚度大于100nm，小于4000nm；第六步，采用光刻，刻蚀，物理和化学气相沉积的方法形成接触孔和钨塞，并采用钨的化学机械抛光将多余的钨和扩散阻挡层去除，参见图4f；最后，淀积下一层金属，参见图4g。
利用本发明方法可以使得金属线条完整性好，提高产品合格率，增加电迁移寿命。
权利要求
1.一种以FSG作为介电质的半导体后端连线方法，其特征在于，第一步，形成金属线条；第二步，采用等离子体增强化学气相沉积方法生长高折射率的氧化物作为垫衬氧化层；第三步，采用高密度等离子体化学气相沉积方法淀积FSG作为介电质，并在表面覆盖一层正常折射率的氧化硅或者四乙氧基硅烷；第四步，采用化学机械抛光的方法对FSG、氧化硅或者四乙氧基硅烷组成的复合膜进行平坦化；第五步，采用等离子体增强化学气相沉积方法在平坦化后的硅片表面生长一层高折射率的氧化物作为覆盖层；第六步，开孔形成钨塞；第七步，采用钨的化学机械抛光方法去除多余的钨和扩散阻挡层；第八步，淀积下一层金属。
2.如权利1所述的一种以FSG作为介电质的半导体后端连线方法，其特征在于，其中第二步中生长的垫衬氧化层为氧化硅、氮氧化硅、氮化硅或其组合，垫衬氧化层膜折射率大于1.48，厚度大于12nm，小于80nm。
3.如权利1所述的一种以FSG作为介电质的半导体后端连线方法，其特征在于，第五步中生长的氧化物覆盖层为氧化硅、氮氧化硅、氮化硅或其组合，膜折射率大于1.48，厚度大于100nm，小于4000nm。
全文摘要
本发明公开了一种以含氟硅玻璃作为介电质的半导体后端连线。本发明一种以含氟硅玻璃作为介电质的半导体后端连线，第一步，形成金属线条；第二步，生长高折射率的氧化物作为垫衬氧化层；第三步，淀积FSG作为介电质，并在表面覆盖一层正常折射率的氧化硅或者四乙氧基硅烷；第四步，对FSG、氧化硅或者四乙氧基硅烷组成的复合膜进行平坦化；第五步，在平坦化后的硅片表面生长一层高折射率的氧化物作为覆盖层；第六步，开孔形成钨塞；第七步，去除多余的钨和扩散阻挡层；第八步，淀积下一层金属。本发明适用于半导体连线工艺。
文档编号H01L21/02GK1971874SQ200510110710
公开日2007年5月30日 申请日期2005年11月24日 优先权日2005年11月24日
发明者陈俭, 田明, 刘春玲, 施红, 李菲, 陆涵蔚 申请人:上海华虹Nec电子有限公司