专利名称：低热阻的半导体器件及其方法
技术领域：
本发明通常涉及电子设备，尤其是涉及形成半导体器件的方法和结构。
背景技术：
在过去，半导体工业利用各种方法和结构来形成半导体器件。形成功率器件通常考虑可以通过半导体器件散逸的最大功率。一般，将功率器件形成为半导体基板的单一固定区域。图1示意性地示出了在半导体基板201上具有功率器件202的半导体器件200的一般概念。图1的顶部示出了器件200的平面图，而图1的底部示出了沿着截面线1-1的截面图。虚线示出了经由基板201从功率器件202辐射的热量。如可以看到的，大部分的热量集中在了基板201的部分204中。将部分204称为热量的自交互作用区域。这种热量的自交互作用区域一般会造成半导体器件200具有高的热阻和减小的最大功率以便器件200能够散逸。在一些情况下，高热阻的半导体器件需要额外的冷却以保持半导体芯片的温度在最大容许限度以下，由此增加了使用半导体器件的成本。由于高的热阻，半导体芯片的温度经常增加到减小半导体器件的可靠性和寿命的温度。
因此，希望具有一种有效地分布半导体器件内的热量的方法，以便不减小半导体器件的封装密度，并降低半导体器件的热阻。
图1示意性地示出了现有技术的高热阻的半导体器件；图2示意性地示出了根据本发明的半导体器件实施例的一部分；图3示意性地示出了根据本发明的基于单元的半导体器件的单元的实施例的一部分的平面图；和图4示意性地示出了根据本发明另一半导体器件的实施例的一部分的平面图；图5示意性地示出了具有根据本发明半导体器件的各种实施例的半导体器件的一部分的平面图；图6示意性地示出了根据本发明再一半导体器件实施例的一部分的平面图；图7示意性地示出了具有根据本发明半导体器件的各种其它实施例的另一半导体器件的一部分的平面图；图8示意性地示出了具有根据本发明半导体器件的各种其它实施例的另一半导体器件的一部分的平面图。
为了说明简单和清楚，图中的元件不必按规定比例，且不同图中的相同附图标记表示相同的元件。另外，为了说明简单省略了公知的步骤和元件的说明和细节。如在此使用的载流电极指的是经由器件如MOS晶体管的源极或漏极、或者双极晶体管的发射极或集电极、或者二极管的阴极或阳极运载电流的器件的元件，且控制电极指的是经由器件如MOS晶体管的栅极或者双极晶体管的基极控制电流的器件的元件。虽然在此将器件解释为具体的N沟道或P沟道器件，但本领域普通技术人员将意识到，根据本发明也可以是互补器件。为了各图清楚起见，将器件结构的掺杂区解释为通常具有直线边缘和精确的有角拐角。然而，本领域技术人员可理解，由于掺杂剂的扩散和活化，掺杂区的边缘通常不是直线的，且拐角不是精确的角度。
具体实施例方式
图2示意性地示出了形成于半导体基板21上的半导体器件20的实施例的一部分。图2的顶部示出了器件20的平面图，而图2的底部示出了沿着截面线2-2的截面图。器件20包括高功率散逸的半导体器件22，形成半导体器件22以具有提供用于器件20的热分布提高的形状或布局，使器件20的热阻值减到最小，并使半导体基板21的面积的利用率达到最大。已发现，一种称为“多连通的(multiply-connected)”形状的形状或布局是提供热分布提高的形状的一种。图2中说明的器件22的形状是其为“多连通的”的形状种类内的形状的一个例子。术语“多连通的”指的是在其中具有孔的连通域。
器件22可以是垂直的功率金属氧化物半导体(MOS)晶体管、或横向的MOS功率晶体管、或高电流的二极管或双极晶体管。例如，器件22可以是横向的或垂直的LDMOS功率晶体管。器件20还可包括为了各图简化而未示出的其它有源或无源半导体元件。器件22形成为多连通的形状或布局的一个实例的方环形形状。方环形具有在基板21表面上的形状或布局，该形状为其中间具有孔的正方环，暴露出孔内的基板21表面的部分23。如下文将看到的，布置器件22的高功率散逸部分以形成方环形。器件22具有被布置为形成器件22形状之周边的外边24。内部边25形成环状物的内部。器件22的面积是占用边24和边25之间的面积。对于器件22是非基于单元的双极晶体管或非基于单元的横向MOS功率晶体管的情况，边24一般通过器件22的载流电极的掺杂区的外部边(如在形成漏区的基板21内的掺杂区的外边缘)形成。一般，这种掺杂区延伸到基板21的表面并且具有位于表面上的形状。边24还可形成为形成器件22的高功率散逸区的基板21掺杂区的外边缘。对于横向MOS功率晶体管的例子，在工作期间高功率散逸一般出现在漏极和源极之间的沟道区中。由于将沟道限定为源极和漏极之间的区域，所以形成源极并面向漏极的掺杂区的边缘是该形状的一边，如边24，且面向源极的漏极的掺杂区的边缘可以是该形状的另一边，如边25。由此，形成漏极或源极的掺杂区的一边变为边24，且一个或多个掺杂区的另一边是边25。器件20的截面图示出了该多连通的结构使得器件20形成到由边24和25之间的器件22部分所形成的高功率散逸的间隔区域中。位于部分23下面的基板21的部分是较低功率散逸面积的基板21。虚线示出了从器件22的掺杂区辐射的高热散逸的区域。由此，以方环形的形状形成器件22使热量散布在基板21的大面积外，减小了自交互作用区域的大小，并减小了必须在器件22下面的基板21的任一点处散逸的热量，由此降低了器件10的热阻。可以使用基板21的部分23和器件22外部的器件20区域，以形成其它的有源和无源元件，如晶体管驱动器、逻辑栅极、电阻和其它的公知元件。在部分23内形成其它的有源和无源器件防止了器件22的形状影响器件20的封装密度。
在一个实例中，图1的器件22占用了基板201表面上的七千(7000)平方密耳的面积。器件200得到最终约2.3摄氏度/瓦特的热阻。对于具有相同面积的器件22，不包括部分23的面积，该多连通的形状提供了器件20的热阻约为1.6摄氏度/瓦特。这表明减小了约0.7摄氏度/瓦特或近似百分之三十(30％)。
图3示意性地示出了用于形成基于单元的横向MOS功率晶体管的晶体管单元26的实施例的一部分。晶体管单元如单元26一般包括形成于半导体基板上并用作晶体管单元26漏区的第一掺杂区30和第二掺杂区29。另外，第三掺杂区27和第四掺杂区28形成在半导体基板上，并用作单元26的源极。由于区域27、28、29和30一般被导体36和37覆盖，所以它们由虚线示出。栅极33一般形成在基板的表面上和区域27与29之间以及区域28和30之间。使栅极导体34与栅极33电接触，并促使单元26与可形成在基于单元晶体管中的其它相邻晶体管单元电连接。同样，漏极导体37促使区域29和30一起与相邻晶体管单元中的相似漏极电连接。源极导体36，由虚线示出，一般延伸过单元26并使区域27和28电接触，并且促使将区域27和28电连接到相邻晶体管单元中的其它相似的源极。
单元26具有如线42、43、44和45所示的四(4)边。线42是沿着形成源极的掺杂区27和28以及形成漏极的掺杂区29和30的边缘延伸的线。线42表示在其上形成了单元26的半导体基板内的掺杂区的一边。同样，线44以与线42相似的方式沿着区域27和28的相对边和相对的区域29和30延伸。线42和44恰好很少接触掺杂区的最外面或远侧边缘。线43沿着区域30的外部边缘延伸，并形成单元26的另一边。同样，线45沿着区域29的外部边缘延伸。线42-45延伸过单元26的边界，以辅助识别线42-45。对于垂直单元，线43和45一般沿着栅极33的外部边缘延伸且恰好很少接触栅极33的外部边缘。至少，线43和45沿着在单元26工作期间散逸最大功率的单元26的部分，如沿着覆盖最大电流出现的漏极部分的沟道延伸。
晶体管单元和相应的基于单元晶体管对于本领域技术人员来说是公知的。在2003年5月20日公开的Strachan等人的美国专利6,566,710、在2003年4月1日公开的Pfirsch的美国专利号6,541,818、在2001年3月20日公开的Williams等人的美国专利号6,204,533和在1991年7月23日公开的Richard Blanchard的美国专利号5,034,785中公开了晶体管单元和相应的基于单元晶体管的实例，在此将它们并入这里作为参考。
对于MOS晶体管，在沟道区中主要是高功率散逸。沟道区一般是源极和漏极之间的区域。一般，面向漏极的源极的边缘是沟道的一个边缘，且面向源极的漏极的边缘是沟道的另一边缘。沟道宽度至少是面向沟道的源极或漏极的边缘最窄的宽度。因此，可以使用源极或漏极的外边缘和内边缘来形成单元的边，例如，使用单元的形状的边。在大多数情况下，发现该形状的边的这种方法比使用使单元共同互连的金属导体更可靠。然而，在一些单元实施例中可使用金属。对于一些闭合的横向单元，可将单元的一个边缘看作成穿过与两个相邻单元共同的源区的线。在2003年5月20日由Strachan等人出版的美国专利6,566,710中公开了这种单元实施例的典型实例。在其它的实施例中，可使用单元来形成在形成垂直的基于单元MOS功率晶体管中所使用的垂直晶体管。对于这种垂直的晶体管单元，区域29和30的漏极一般位于各自区域27和28的源极部分下面，并且还位于栅极33的部分下面。因此，可以使用栅极的外边缘来形成单元的边，例如，使用单元的形状的边。对于一些闭合的垂直单元，可设置单元，以便单元的外边缘是代替直线的点。在2003年4月1日由Pfirsch出版的美国专利号6,541,818中公开了这种单元实施例的典型实例。对于这种单元，可绘制接触每个最外单元的远侧点的线，以形成使用该单元的形状的外边缘，且可绘制相似的线以连接最内单元的远侧边缘，以形成使用该单元的形状的内边界，如下文将进一步看到的。
如本领域技术人员将理解的，在本领域中使用了许多的不同单元，且在未来希望是许多变形，如对设计进行了变型以提供提高的工作参数，如开态电阻、电容等。由此在此描述的实例，包括单元26的实例，说明了可以精确地基于如何实现单元例如使用该单元的器件的形状来改变可限定单元边界的说明。
图4示意性地示出了形成在半导体基板51上的半导体器件50实施例的一部分的平面图。器件50包括由单元如图3的说明中解释的晶体管单元26形成的高功率散逸的基于单元半导体器件52。图4中说明的器件54的形状是在多连通的形状种类之内的形状的实例。多连通的形状提供了具有改进热分布的器件50，使器件50的热阻值减到最小，并使半导体基板51的面积的利用率达到最大。已发现，多连通类型的形状或布局还提供了改进的功率散逸。器件54可以是包括垂直MOS功率晶体管、或横向的MOS功率晶体管、或高电流二极管或双极晶体管的各种基于单元的半导体器件。例如，器件54可以是横向的或垂直的LDMOS功率晶体管。器件50还可包括为了各图的简化未在图4中示出的其它有源或无源半导体元件。
对于图4中所述的实例实施例，器件54是横向的LDMOS晶体管。这种器件54的实施例包括多个单元，如单元26，它们以方环形多连通的形状布置在基板51上，与图2的说明中解释的器件22的形状相似。器件54具有包括第一边56、第二边57、第三边58和第四边59的周边。沿着接近于边56的器件54的周边，通过单元的载流电极的掺杂区的外边缘形成边56。这些掺杂区一般形成每个单元26的高功率散逸区。对于使用图3的说明中解释的单元26的横向MOS功率晶体管的实例，在工作期间在图3的说明中如上文所述的沟道区中出现了高功率散逸。由此，对于该实例，形成最外单元之漏极或源极的掺杂区远侧边缘变成外边缘或边56。相应地，形成最内单元的漏极或源极的掺杂区的远侧边缘变成内边缘或边55。
通过将多个单元耦接在一起形成器件54，以基本一致地工作，从而形成器件54的功能性。根据单元如何布置于器件54之内，可以通过单元26的线42、43、44或45中任何一条形成器件54的边56。同样，根据用于形成器件54的单元的位置，还通过线42-45中之一形成器件54的周边的边57、58和59。布置器件54的外边56-59，以形成器件54的形状的周边。内部边55，与图2中的边25相似，形成器件54的内部边缘。方环形形状的开口或孔暴露出基板51表面的部分53，与图2的部分23相似。器件54的面积是占用内边55和外边56-59之间的面积。形成方环形的形状的器件54使由器件54产生的热量散到整个基板51上，减小了自交互作用区域的大小，并减小了位于器件54下面的基板51的任一点处必须散逸的热量，由此降低了器件50的热阻。
对于占用如图2的说明中解释的7000平方密耳面积的图1的器件202的实例，器件200具有得到的约2.3摄氏度/瓦特的热阻。对于具有相同面积的器件54，不包括部分53的面积，多连通的形状为器件50提供了约1.6摄氏度/瓦特的热阻。这表明减小了约0.7摄氏度/瓦特或近似百分之三十(30％)。应当注意到，还可以形成图2的器件22和器件54，以具有包括环形物状的多角形，如代替方环形的四边形、平行四边形、梯形、五边形、六边形等任意其它多连通的形状。其它多连通的形状还减小了形成多连通形状的器件的热阻。
图5示意性地示出了包括器件91和96的器件90的实施例的一部分的平面图，器件91和96代表多连通的形状种类之内的其它形状的一些实例。器件90和器件91和96形成在半导体基板94上。器件91和96可以是基于单元的或具有单主体的器件(单主体器件)。器件91形成为具有形成器件91圆周的外边92和形成器件91内部边界的内部边93的基本圆环形。器件91的面积是占据边92和93之间的面积。如果器件91由多个单元形成，如单元26，则一般设置单元，使得单元的外边缘形成具有基本圆形形状的边92。对于器件91形成为基于单元的器件的情况，本领域技术人员将注意到，布置正方形或矩形单元26会使得边92具有由多条短的、由单元26的外边缘如线42-45形成的基本上直线形成的形状。然而，这些大量的小直线产生了基本圆形的形状。同样，器件91的边93由多个单元26的相似边缘形成，且基本上是圆形的。在器件91的开口内暴露出基板94的部分95。可以与部分23(图2)和53(图4)相似的方式使用部分95。器件91还可具有由圆形衍生的其它形状，如椭圆形。
器件96是器件91的可选实施例，然而，形成器件96以具有8字形(8)的形状并且具有暴露出基板94一部分的两个相应的内部开口区域。器件96的外边和内边具有除了圆环形的其它形状。应当注意到，与字母“B”相似的形状与图形“8”相似并且也属于这类图形。另外，应当注意，虽然图形“8”和字母“B”具有两个开口，但在这类中的形状可具有多于两个的开口。
参考图6，已发现，在此称为七(7)边或更多边的凹多边形的形状种类还提供了提高的热分布，使半导体器件的热阻值减到最小，并使其上形成了器件的半导体基板的面积利用率达到最大。在A.M.Welchons和W.R.Krickenberger，Ginn和Co.的1956年的书“NewPlane Geometry”的第169页中将凹多角形和凸多角形定义为“凸多角形是其每个角比直角小的多角形。凹多角形是具有至少一个比直角大的角的多角形”。如在此使用的，这解释为意思是，凸多角形是其每个内角比直角小的多角形，凹多角形是具有比直角大的至少一个内角的多角形。图6示意性地示出了半导体器件65和半导体器件80实施例的一部分的平面图，半导体器件65和半导体器件80是在半导体基板64上的八(8)边凹多角形实施例中形成的器件的实例。器件65和80的八(8)边形状在在此称为七(7)边或更多边的凹多角形的形状种类内。器件65和80形成为使用晶体管单元如单元26(图3)的基于单元的高功率散逸半导体器件，以形成具有“U”或马蹄铁形状的八边凹多角形的实施例的形状。器件65和80可以是各种高功率散逸的半导体器件，如垂直的功率MOS晶体管、或横向的MOS功率晶体管或高电流二极管。例如，器件65和80可以是基于单元的横向或垂直LDMOS功率晶体管。
布置多个单元如单元26，以形成具有由单元的外边缘形成的边66、67、68、69、70、71、72和73的周边的器件65。例如，可布置多个单元，使得单元外行的线如线42形成边66，并使得单元相邻行外边缘的线如线44形成边72，而边73由形成线如线43的单元的边形成。相应地，边68、69和70将由相应的线44、43和42形成，而边67和71将由相应的线45和43形成。在边70和72之间，器件65是开口的，并且暴露出位于基板64下面的部分76。由此，由器件65产生的热量跨越基板64的较大区域而扩散，并且没有全部集中在一个小的局部区域中，并且与用于器件20和50的描述相似，减小了热阻。另外，可以利用部分76来形成其它的小器件，如逻辑驱动器和晶体管驱动器，由此使器件65的封装密度保持基本恒定。器件80形成得与器件65相似。器件80包括以与器件65的相应边68、67、66、73、72、71、70和69相似的方式形成的边81、82、83、84、85、86、87和88。另外，在边85和87之间暴露出与部分76相似的基板64的部分89。器件65和80由间隔78隔开。可使用间隔78来排布导体以使器件65和80互连在一起使用，以便器件65和80形成一个基于单元的器件，而所有的单元共同用作一个器件，如单个横向的LDMOS功率晶体管。可选地，器件65和80不可以这种方式电连接在一起，且可连接以用作两个分离的基于单元的器件，如两个分离的横向LDMOS功率晶体管。本领域技术人员意识到，单元26是可用于形成具有七(7)边或更多边凹多角形的这种几何范畴形状的器件的单元的一个实例，且可使用如在图3的说明中解释的那些的其它单元。
参考图7，具有七(7)边或更多边凹多角形的形状种类包括各种其它的形状。图7示出了包括形成于半导体基板101上的器件103、107和110的器件100。器件103、107和110示出了形成具有属于这种种类的其它形状的器件的一些实例。器件103具有七边凹多角形的形状。器件103是在图2的说明中解释的器件65的可选实施例。器件103具有以从各自边69和73的角度延伸近似相交于一点的内部边104和105。对于由多个单元形成的器件103的实例，本领域技术人员将意识到，边104和105不是完美的直线而可以是代表直线的锯齿状线，且交叉点可从表示边104和105的线末端处的单元的边延伸。应当注意到，形状103与字母“V”形状相似，且字母“V”形状在这种种类内。另外，与字母“E”相似的形状也在这种种类内。
器件107形成为“S”的形状，器件101形成为“Z”的形状，与器件65和103相似。
图8示意性地示出了包括形成于半导体基板116上的半导体器件120、125、130、135和140的半导体器件。为了提高热分布，使器件的热阻值减到最小，并且使其上形成了器件的半导体基板的面积利用率达到最大，将器件120、125、130、135和140形成为其是可以用于半导体器件其它种类的形状或布局实例的各种形状或布局。
一种形状是具有周边比不小于约1.6的三边多角形。如在此使用的，形状的周边比是该形状的周边长度和面积等于该形状面积的等效圆的圆周长度之间的比。表示周边比的另一方式是具有周边长度比具有与该形状的面积相同面积的等效圆的圆周长度大N倍的形状。对于具有周边比不小于约1.6的三边多角形的种类，N约为1.6。对于用于其它种类的其它周边比，N可以不同。例如，器件120具有三角形的形状，且具有不小于1.6的周边比。器件120具有边121、122和123，且可以是基于单元的或非基于单元的。例如，如果边121约为一个单位，边122约为三个单位，则边123约为3.162个单位。由此，器件120的周边约为7.162个单位，且面积约为1.5个单位。该等效圆具有与器件120相同的面积且具有约4.342个单位的圆周。得到的周边比约为1.65(7.162/4.342)。由此，7.162个单位的周边比等效圆的4.342个单位周边大1.6倍。其形状在这种种类内的器件的另一实例是具有提供周边比不小于1.6的等腰三角形形状的器件125。
另一种是具有周边比不小于约2.5的四边多角形。这种形状的实例是具有长窄四边形形状的器件130。在一个实例实施例中，器件130具有约一个单位的宽度或高度和约17.6单位的长度。得到的周边约为37.2个单位，且面积约为17.6个单位。相同面积的等效圆具有约14.872个单位的圆周。由此示范性的器件130的周边比约为2.501(用14.872除37.2)。
又一种是具有周边比不小于约1.5的五边多角形。由器件135示出了这种形状的实例。器件135具有边134和136-139。在一个实例实施例中，器件135具有分别为约8.0个单位、2.0个单位、10.0个单位、1.0个单位和2.236个单位的边136-139和134。得到的周边约为23.236个单位且面积约为19.0个单位。相同面积的等效圆具有约15.451个单位的圆周。由此示范性的器件135的周边比约为1.504(用15.451除23.236)。
另一种是具有至少一个弯曲边的周边且具有周边比不小于约1.5的形状。这种形状的实例是如由器件140所述的排(pie)或楔。器件140具有直边142和曲边143的楔形状。在一个实例实施例中，器件140具有在交叉点处形成约二十三(23)度且具有约一个单位长度的边142。得到的周边约为2.401个单位且面积约为0.201个单位。相同面积的等效圆具有约1.588个单位的圆周。由此示范性器件140的周边比约为1.512。
参考图9，具有七边或更多边且周边比不小于约1.5的凸多角形是减小器件的自交互作用区域大小的另一种形状。器件150形成在半导体基板151上且包括器件151。器件151具有边153-159，且是在具有七边或更多边且周边比不小于约1.5的种类的多角形内的形状的实例。在一个实例中，器件152具有一个单位的边158、2.236个单位的边157、十二个单位的边156、2.236个单位的边155、两个单位的边154、十四个单位的边153和2.236个单位的边159。得到的周边约为35.708个单位且面积约为四十五(45)个单位。相同面积的等效圆具有约23.78个单位的圆周。由此示范性器件152的周边比约为1.502个单位。
器件120、125、135、140和152的边示出为直线。同样，图5中的器件96的边、和图7中的器件100、107和110的边示出为直线。然而，对于器件96、100、107、110、120、125、135、140和152是基于单元的器件的情况，本领域技术人员将注意到，布置正方形或矩形单元26会使得器件120的边121-123和器件96、100、107、110、120、125、135、140和152的边，具有由多条短的、由多个单元26的外边缘形成的基本上的直线如由线42-45形成的形状。然而，这些大量的小直线产生了具有基本上所描述的三边或五边形状的形状的周边。由边形成的线一般不是直线，而是锯齿的，因为组合多个单元26的直边形成器件周边的边。另外，为了说明如由说明器件120、125和135的边的虚线部分的线所说明的顶点，在三边或五边形状的顶点处或附近没有单元，且边必须伸出过最后的单元。还应当注意，锯齿状边缘的基于单元的形状96、100、107、110、120、125、135、140和152还落入具有七边或更多边的凹多角形的种类中。
鉴于所有的上述情况，显然公开了新颖的器件和方法。除了别的部件以外，包括形成具有提供提高的热分布和减小的热阻的形状或布局的器件。在一些种类的器件内的开口区域提供了形成其它有源和无源元件的区域，由此防止了增大大小的器件减小封装密度。
虽然用具体的优选实施例描述了本发明，但明显的是，对于半导体领域技术人员来说许多可选方案和变型是显而易见的。
权利要求
1.一种半导体器件的形成方法，包括以具有在半导体基板的表面上具有第一长度的第一周边和具有第一面积的器件形状，形成半导体器件的掺杂区；以及布置所述掺杂区，以形成选自如下形状组的器件形状，所述形状组由多连通的形状、七边或更多边的凹多角形、其中第一长度不小于围绕具有所述第一面积的圆的圆周的第一距离的1.6倍的三边多角形、其中第一长度不小于所述第一距离的2.5倍的四边多角形、其中第一长度不小于所述第一距离的1.5倍的五边多角形、其中至少一边弯曲且第一长度不小于所述第一距离的1.5倍的形状、以及其中第一长度不小于所述第一距离的1.5倍的七边或更多边的凸多角形组成。
2.如权利要求1的方法，其中以具有在半导体基板表面上具有第一长度的第一周边并且具有第一面积的器件形状形成半导体器件的掺杂区的步骤，包括将多个单元耦接在一起，以基本上一致地工作，从而形成用于半导体器件的功能性。
3.如权利要求2的方法，其中将多个单元耦接在一起以基本一致地工作的步骤，包括将多个单元耦接在一起以基本一致地工作，其中连接多个单元的掺杂区的外边的线形成所述器件形状。
4.如权利要求1的方法，其中布置所述掺杂区以形成器件形状的步骤，包括布置所述掺杂区以形成选自如下组中的形状，该组由方环形、圆环形、U形、V形、E形、B形、S形、Z形、马蹄铁形形状、8字形、楔形和长窄四边形组成的。
5.如权利要求1的方法，其中布置所述掺杂区的步骤包括布置源区或漏区，其中源区或漏区的一边形成所述第一周边的一边。
6.一种提高半导体器件的热散逸的方法，包括布置半导体器件的掺杂区，以形成具有第一长度的第一周边和第一面积的器件形状，其中该器件形状选自如下形状组，该组由多连通的形状、七边或更多边的凹多角形、其中第一长度不小于围绕具有所述第一面积的圆的圆周的第一距离的1.6倍的三边多角形、其中第一长度不小于所述第一距离的2.5倍的四边多角形、其中第一长度不小于所述第一距离的1.5倍的五边多角形、其中至少一边弯曲且第一长度不小于所述第一距离的1.5倍的形状、以及其中第一长度不小于所述第一距离的1.5倍的七边或更多边的凸多角形组成。
7.如权利要求6的方法，其中布置所述掺杂区的步骤包括布置多个器件单元以形成器件形状。
8.如权利要求6的方法，其中布置所述掺杂区的步骤包括布置半导体器件的掺杂区，以形成方环形、圆环形、U形、V形、E形、B形、S形、Z形、马蹄铁形形状、8字形、楔形和长窄四边形之一的器件形状。
9.一种半导体器件，包括具有第一长度的第一周边和第一面积的器件形状，其中该器件形状选自如下的形状组，该组由其为多连通的形状、七边或更多边的凹多角形、其中第一长度不小于围绕具有所述第一面积的圆的圆周的第一距离的1.6倍的三边多角形、其中第一长度不小于第一距离的2.5倍的四边多角形、其中第一长度不小于所述第一距离的1.5倍的五边多角形、其中至少一边弯曲且第一长度不小于所述第一距离的1.5倍的形状、以及其中第一长度不小于所述第一距离的1.5倍的七边或更多边的凸多角形组成。
10.如权利要求9的半导体器件，其中该器件形状是方环形、圆环形、U形、V形、E形、B形、S形、Z形、马蹄铁形形状、8字形、楔形和长窄四边形之一。
全文摘要
形成一种半导体器件，以具有减小半导体器件的热阻的形状。
文档编号H01L21/02GK1773668SQ20051011356
公开日2006年5月17日 申请日期2005年10月13日 优先权日2004年10月14日
发明者纳拉扬·拉贾, 罗杰·P·斯托特 申请人:半导体元件工业有限责任公司