具有抗模糊隔离的彩色像素和形成方法

专利名称：具有抗模糊隔离的彩色像素和形成方法
技术领域：
本发明涉及半导体装置的领域，且特定来说涉及具有抗模糊结构的高量子效率 CMOS图像传感器。
背景技术：
成像器通常由含有光电传感器的像素单元阵列组成，其中每一像素产生对应于当图 像聚焦于阵列上时照射在所述元件上的光的强度的信号。接着可存储这些信号以(例如) 在监视器上显示相应的图像，或另外用于提供关于光学图像的信息。光电传感器通常是 光电晶体管、光电导体、光电门或光电二极管。因此每一像素产生的信号的量级与照射 在光电传感器上的光的量成比例。
为了允许光电传感器捕捉彩色图像，光电传感器必须能够分离地检测红(R)光子、 绿(G)光子和蓝(B)光子。因此，每一像素必须仅对一种颜色或光谱带敏感。为此， 通常将滤色器阵列(CFA)放置在像素前方，使得每一像素测量其相关联的滤色器的颜 色的光。
彩色成像需要三种像素单元来形成单一彩色像素。举例来说，为了方便，在图l中 将常规彩色像素传感器50说明为线性布局，其包含在半导体衬底16上通过隔离区19 间隔开的红有效像素传感器单元52、蓝有效像素传感器单元54和绿有效像素传感器单 元56。红、蓝和绿有效像素传感器单元52、 54、 56中的每一者具有各自的红、蓝和绿 滤色器53、 55、 57，所述滤色器分别仅允许红、蓝和绿光子通过。实际上，彩色像素通 常排列成行和列的Bayer图案像素阵列，其中 一行是交替的绿和蓝像素，且另一行是交 替的红和绿像素。
下文提供红、蓝和绿有效像素传感器单元52、 54、 56中的每一者的结构和功能元 件的简要描述。像素传感器单元52、 54、 56中的每一者部分展示为半导体衬底16的横 截面图，半导体衬底16可为提供于p型衬底51上且具有p型材料阱20的p型硅外延 层16。n+型区26形成为作为上方具有p型层53的光电二极管而形成的光电传感器的一 部分，且从p阱20横向移置。转移栅极28形成在n+型区26与形成于p阱20中的第二 n+型区30之间。n+区26和30以及转移栅极28形成由转移信号TX控制的电荷转移晶 体管29。 n+区30通常称为浮动扩散区。n+区30也是用于接收来自n+型区26的电荷以及用于将在该处聚集的电荷传递到下文描述的源极跟随器晶体管36的栅极的存储节点。 重设栅极32也形成在n+型区30与另一 n+区34附近及之间，n+区34也形成于p 阱20中。重设栅极32以及n+区30和34形成由重设信号RST控制的重设晶体管31。 n+型区34耦合到电压源Vaapix。转移和重设晶体管29、 31是在p阱中的CMOS成像器 电路的此实施方案中描述的n沟道晶体管。如此项技术中已知，也可能在n阱中实施 CMOS成像器，在此情况下每一晶体管将是p沟道晶体管。还应注意，尽管图l展示转 移栅极28和相关联的晶体管29的使用，但并不要求此结构。
像素传感器单元52、 54、 56中的每一者还包含两个额外的n沟道晶体管一一源极 跟随器晶体管36和行选择晶体管38。晶体管36、 38以源极到漏极形式串联耦合，其中 晶体管36的源极还耦合到电压源Vaap,x，且晶体管38的漏极耦合到列线39。行选择晶 体管38的漏极经由导体连接到用于给定像素列中其它像素的类似的行选择晶体管的漏 极。因此，红、蓝和绿有效像素传感器单元52、 54、 56以类似方式操作，只是红、蓝 和绿有效像素传感器单元52、 54、 56中每一者所提供的信息分别受到红、蓝和绿光的 强度的限制。
使用例如图1的彩色像素传感器50的彩色像素传感器的缺点之一在于，例如在蓝 像素传感器单元54中的少数载流子比形成于红和绿像素传感器单元52、 56中的少数载 流子实质上更可能在重组过程中丢失。重组速率的差异归因于蓝光子的相对较浅的穿透 深度、n+区30中存在的高于衬底16中的主要载流子浓度，以及结的深度。举例来说， 即使CMOS光电二极管中蓝光子的平均穿透大约是0.2微米，大量蓝光子仍不能穿透超 过0.1微米结。由此，大量的这些光子在重组过程中丢失，且蓝单元响应保持实质上低 于红单元和绿单元响应。
通常与光电二极管相关联的另一问题是模糊的问题。即，在照明下，电子可填满n 型区26。在饱和光条件下，n型区26可完全被电子填充，且电子随后将使邻近的像素 模糊。模糊是不合需要的，因为其可导致(例如)图像上存在亮点。
现有技术中已部分解决了彩色光电传感器的上述缺点。举例来说，颁予Rhodes等
人的题为"Method of Forming Well for CMOS Imagers"的第10/648,378号美国申请案
(2003年8月27日申请)描述了形成对像素传感器单元的光电二极管区完全掩蔽的阱区，
因此改进了光电二极管与晶体管栅极之间的电荷转移。颁予Rhodes等人的题为"Image
Sensor for reduced Dark Current"的第10/740,599号美国申请案(2003年12月22日申
请)通过验证外围侧壁形成于下伏在像素阵列区下的衬底区中以使像素阵列区与图像传
感器的外围电路区分离，从而解决了减少暗电流的问题。2005年4月12日颁予Rhodes
等人的第6,878,568号美国专利教示了形成于像素传感器单元的晶体管阵列下方且邻近 于光电二极管的电荷收集区的深植入区。
需要一种用于成像器中的改进的像素传感器单元，其展现出以下特性改进颜色分 离、减少串扰和模糊以及增加光电二极管电容。还需要一种制造展现这些改进的像素传 感器单元的方法。

发明内容
在一个方面中，本发明提供多个形成于成像器的各自光电传感器下方的具有第一导 电类型的植入区。在第一颜色光电传感器的至少一部分下方形成第一植入区，以限制衬 底中用于第一颜色光电传感器的第一收集/耗尽的深度。在第二颜色光电传感器的至少一 部分下方形成第二植入区，以限制衬底中用于第二颜色光电传感器的第二收集/耗尽的深 度。在示范性实施例中，第一和第二颜色光电传感器分别是蓝和绿，且用于每一者的植 入处于不同深度。
为了进一步减少邻近像素之间的串扰和减少模糊，在衬底中和在具有所述第一导电
类型的多个植入区下方形成具有第二导电类型的抗模糊区。
在另一方面中，本发明提供一种形成具有上述植入区和/或抗模糊区的像素的方法。 从结合附图以及所说明的本发明示范性实施例提供的以下具体实施方式
中，将更加
了解本发明的这些和其它特征与优点。


图1是示范性常规CMOS图像传感器像素的横截面图。
图2是说明根据本发明第一实施例的停止植入区的制造且处于初始处理阶段的 CMOS图像传感器像素行的示意横截面图。
图3是图2的CMOS图像传感器像素行在图2所示的处理阶段之后的处理阶段的示 意横截面图。
图4是图2的CMOS图像传感器像素行在图3所示的处理阶段之后的处理阶段的示 意横截面图。
图5是图2的CMOS图像传感器像素行在图2所示的处理阶段之后的处理阶段的示 意横截面图。
图6是图2的CMOS图像传感器像素行在图5所示的处理阶段之后的处理阶段的示 意横截面图。
图7是说明根据本发明的停止植入区和抗模糊区的制造且处于初始处理阶段的
CMOS图像传感器像素行的示意横截面图。
图8是图7的CMOS图像传感器像素行在图7所示的处理阶段之后的处理阶段的示 意横截面图。
图9是图7的CMOS图像传感器像素行在图8所示的处理阶段之后的处理阶段的示 意横截面图。
图IO说明并入有根据本发明制造的CMOS图像传感器像素行的计算机处理器系统 的示意图。
具体实施例方式
在以下具体实施方式
中，参看附图，附图形成本文的一部分，且附图中借助图示而 展示可实践本发明的具体实施例。以充分的细节描述这些实施例，以使所属领域的技术 人员能够实践本发明，且应了解，可利用其它实施例，且可在不脱离本发明精神和范围 的情况下作出结构、逻辑和电性方面的改变。
术语"晶片"和"衬底"应理解为基于半导体的材料，包含硅、绝缘体上覆硅(SOI) 或蓝宝石上覆硅(SOS)技术、掺杂和未惨杂半导体、由基底半导体基座支撑的硅的外
延层，以及其它半导体结构。此外，当以下描述中引用"晶片"或"衬底"时，可能已 利用先前过程步骤在基底半导体结构或基座中或其上形成了区或结。另外，半导体无需 基于硅，而是可基于硅-锗、绝缘体上覆硅、蓝宝石上覆硅、锗或砷化镓，或其它半导体 材料。
术语"像素"或"像素单元"指含有用于将电磁辐射转换为电信号的光电传感器和 晶体管的象元单位单元。出于说明的目的，在本文的图式和描述中说明代表性像素的若 干部分，且通常将以类似方式同时进行成像器阵列中所有成像器像素的制造。
现参看附图，其中相同参考标号表示相同元件，图2-9说明分别形成彩色像素单元 组400、 500的一列/行的示范性四晶体管(4T)彩色像素300、 300a (图6和9)的植入 区100、 100a的方法的示范性实施例。参看图6和9，如下文更详细解释，植入区100、 100a具有第一导电类型，且位于衬底110表面下方以及不同彩色像素传感器单元300、 300a(图6和9)的形成为光电二极管188、 188a的光电传感器的电荷收集区126、 126a 下方。在一个实施例中，具有第二导电类型的抗模糊区200 (图9)形成于衬底中以及 多个植入区100、 100a下方，以进一步减少邻近像素之间的串扰和减少模糊。
应注意，尽管下文将结合四晶体管(4T)像素单元中的使用来描述本发明，但本发 明还可应用于任何CMOS成像器，其中包含(例如)五晶体管(5T)像素单元、六晶
体管(6T)像素单元或三晶体管(3T)像素单元。本发明还可应用于其它固态光电传感 器阵列，且不限于CMOS光电传感器阵列。另外，尽管下文将参考形成于示范性蓝和绿 像素传感器单元300、 300a的光电传感器下方的植入区100、 100a来描述本发明，但本 发明不限于此说明性实施例，且可应用于任何彩色像素传感器单元或此类彩色像素传感 器单元的组合。此外，尽管参考红、蓝和绿光电传感器描述本发明，但本发明不限于光 电传感器颜色的这种组合，且本发明可结合YCMK彩色像素阵列以及其它彩色像素阵 列而使用。
图2说明沿着一横截面图的衬底110，所述横截面图是与图1中相同的视图。出于 示范性目的，图2-9将衬底IIO说明为包括由基底半导体支撑的外延层。如果需要p+外 延衬底层，那么p型外延(epi)层110a(图2)形成于高度掺杂p+衬底110b上，如图 2中说明。p型外延层UOa可形成为约2微米到约12微米，较优选为约3微米到约7 微米，最优选为约3微米的厚度。p型外延层110a可具有每cn^约1 xlO"到约5 x1016 个原子，较优选为每cn^约5xlO"到约5xlO"个原子范围内的掺杂剂浓度。
图2还说明形成于p型外延层110a中的常规场氧化物区119，常称为沟槽隔离区。 使用常规STI工艺形成场氧化物区119，且通常通过经由方向性蚀刻工艺(例如，反应 性离子蚀刻(RIE))在衬底中蚀刻出沟槽或以用于蚀刻进入衬底的优选各向异性蚀刻剂 进行蚀刻，来形成场氧化物区119。
接着用绝缘材料，例如二氧化硅、氮化硅、ON (氧化物-氮化物)、NO (氮化物-氧 化物)或ONO(氧化物-氮化物-氧化物)，来填充沟槽。可通过各种化学气相沉积(CVD) 技术，例如低压化学气相沉积(LPCVD)、高密度等离子(HDP)沉积或用于在沟槽内 沉积绝缘材料的任何其它合适的方法，来形成绝缘材料。在用绝缘材料填充沟槽之后， 使用例如化学机械抛光的平面化工艺对结构进行平面化。
各分别对应于示范性四晶体管(4T)蓝和绿像素传感器单元的多层转移栅极堆叠 130、130a和重设栅极堆叠230、230a在形成并填充STI沟槽之后形成于p型外延层110a 上。尽管图2说明分别对应于一个蓝像素单元和一个绿像素单元的栅极堆叠，但本发明 不限于此说明性实施例，且预期对应于多个交替彩色像素单元的多个交替栅极堆叠。
栅极堆叠130的元件类似于栅极堆叠130a、 230和230a的元件，因此为了简单起
见，下文仅提供对栅极堆叠130的元件的描述。转移栅极堆叠130包括p型外延层110a
上生长或沉积的氧化硅的第一栅极氧化物层131、掺杂多晶硅或其它合适的导体材料的
导电层132，以及第二绝缘层133，所述第二绝缘层133可由例如硅氧化物(二氧化硅)、
氮化物(氮化硅)、氮氧化物(氮氧化硅)、ON (氧化物-氮化物)、NO (氮化物-氧化物)或ONO (氧化物-氮化物-氧化物)形成。可通过常规沉积和蚀刻方法，尤其例如毯覆式 化学气相沉积(CVD)或等离子增强化学气相沉积(PECVD)随后进行图案化蚀刻，来 形成第一和第二绝缘层131、 133以及导电层132。通过沉积和蚀刻绝缘层而形成侧壁间 隔件135、 235、 135a和235a。在需要时或对特定工艺流程方便时可改变这些工艺步骤 的次序。
图2进一步说明分别位于栅极堆叠130、 130a以及230和230a下方的可选p型植 入阱120。可在形成栅极堆叠130、 130a、 230和230a之前或之后通过掺杂剂植入形成 p型植入阱120。
现参看图3。在形成栅极堆叠130、 130a、 230和230a以及可选的p型植入阱120 之后，光致抗蚀剂层167形成于图2的结构上达到约1000埃到约50000埃的厚度。光 致抗蚀剂层167经图案化以在将如下文所述而形成有光电传感器188、 188a的元件的p 型外延层110a上获得开口 168、 168a。
根据本发明的示范性实施例，光电传感器188、 188a中的每一者分别是由区124、 124a、 p型外延层110a和区126、 126a形成的p-n-p光电二极管。通过在直接位于邻近 的蓝和绿像素单元的有效区域下方的衬底区域中植入具有第二导电类型(其出于示范性 目的为n型)的掺杂剂而形成n型区126、 126a(图4)。植入的n掺杂区126、 126a形 成用于收集光生电子的光敏电荷存储区。可通过将衬底110放置在离子植入器中并以20 keV到1 MeV的能量将适当的n型惨杂剂离子植入衬底110中以形成n掺杂区126、126a 来进行离子植入。可采用例如砷或磷的n型掺杂剂。n惨杂区126、 126a(图4)中的惨 杂剂浓度在每0113约1 x 1015到约1 x 1018个原子的范围内，且优选在每ci^约3 x 1016 到约3 x 1017个原子的范围内。如果需要，可使用多次植入来修整n掺杂区126、 126a 的轮廓。形成区126、 126a的植入也可以是经角度调整的植入，其通过调整朝向栅极堆 叠130、 130a植入的方向的角度而形成。
随后用具有第一导电类型(其出于示范性目的为p型)的掺杂剂进行另一掺杂剂植 入，使得将p型离子植入到经植入的n型区126、 126a上方的衬底区域中，以形成现完 成的光电二极管188、 188a(图4)的p型栓定表面层(pinned surface layer) 124、 124a。
在形成光电二极管188、 188a之后，且使用相同图案化光致抗蚀剂167作为掩模，
通过开口 168将p型离子植入到p型外延层110a的区域中以形成第一植入区100 (或蓝
停止植入区100)，如图5所说明。第一植入区100在p型外延层110a的表面111下方
延伸，且位于经植入的n型区126的至少一部分下方。第一植入区IOO的上缘103进入
衬底110中的深度(图示为深度Di (图5))为约0.5到约l微米，更优选地为约0.6微
米。第一植入区100的下缘104进入衬底110中的深度(图示为深度D2 (图5))为约 0.6到约2微米，更较优选地为约l微米。
第一植入区100 (图5)可为通过进行掺杂剂植入以将例如硼或铟的p型离子植入 到p型外延层110a的区域中而形成的p+或p-植入区。可以50keV到约5MeV的能量， 更优选地为约100 keV到约1 MeV的能量进行离子植入。第一植入区IOO中的植入剂量 在每cn^约5xl0"到约5xl(^个原子的范围内。如果需要，可使用多次植入以在水平 和垂直方向上修整第一植入区IOO的轮廓。另外，形成第一植入区IOO的植入或多次植 入可经角度调整或结合至少一次经角度调整的植入而使用。
在形成第一植入区100之后，且优选使用相同的图案化光致抗蚀剂167，通过开口 168a将p型离子植入到p型外延层110a中以形成第二植入区100a (或绿停止植入区 100a)，如图5所说明。第二植入区100在p型外延层110a的表面111下方延伸，且位 于经植入的n型区126a的至少一部分下方。第二植入区100a的上缘103a进入衬底110 中的深度(图示为深度D^ (图5))为约1.5到约2.5微米，更优选地为约1.9微米。第 二植入区100a的下缘104a进入衬底110中的深度(图示为深度D2a (图5))为约2到 约4微米，更优选地为约2.5微米。
第二植入区100a (图5)可为通过进行掺杂剂植入以将例如硼或铟的p型离子植入 到p型外延层110a的区域中而形成的p+或p-植入区。第二植入区100a中的植入剂量在 每ci^约5x 1016到约5x 1017个原子的范围内。如果需要，可使用多次植入以在水平或 垂直方向上修整第二植入区100a的轮廓。另外，形成第二植入区100a的植入或多次植 入可经角度调整或结合至少一次经角度调整的植入而使用。
在形成图5所示的第二植入区100a之后，通过例如氧等离子的常规技术移除图案 化光致抗蚀剂167。通过众所周知的方法形成四晶体管(4T)像素单元300、 300a的其 余装置，包含与各自栅极和栅极的任一侧上的源极/漏极区相关联的图1所示的源极跟随 器晶体管136、 136a和行选择晶体管138、 138a。图6中描绘所得的结构。
尽管已参考采用第一抗蚀剂掩模形成第一植入区IOO随后采用相同第一抗蚀剂掩模 形成第二植入区100a而描述以上实施例，但本发明不限于此实施例。因此，本发明还 预期采用相同或不同的掩模，首先形成第二植入区100a，随后后续形成第一植入区100。 另外，本发明还预期可至少部分同时形成植入区的实施例。此外，本发明还预期采用相 同或不同的掩模，首先在衬底中形成植入区，随后后续形成栅极和/或光电传感器结构的 元件的实施例。
通过在第一像素传感器单元(例如，蓝像素单元)的光电二极管188的n型区126 下方提供p型第一植入区100，以及在第二像素传感器单元(例如，绿像素单元)的光 电二极管188a的n型区126a下方提供p型第二植入区100a，改进了对应于个别像素传 感器单元的光电二极管的颜色分离，且减少了邻近的像素传感器单元之间的串扰。经颜 色分离的光电二极管又允许使用较薄的滤色器阵列(CFA)(其通常放置在像素前方，使 得每一像素测量其相关联的滤色器的颜色的光)并增加CFA的光透射。
图7-9说明又一实施例，根据此实施例，隔离区200 (图9)(或抗模糊隔离区200) 形成于衬底中且视需要形成于多个植入区100、 100a下方，以进一步减少邻近像素之间 的串扰和减少模糊。在优选实施例中，隔离区200具有与多个植入区100、 100a(图6) 的导电类型不同的导电类型。因此，在本发明的示范性实施例中，隔离区200形成为具 有对应于p型导电性的多个植入区100、 100a的n型导电性。
尽管将参考结合多个植入区100、 100a形成隔离区200来描述以下实施例，但本发 明不限于此实施例，且预期在没有多个植入区100、 100a的情况下形成隔离区200。
图8说明的隔离区200可具有在交替像素行下方的条状或栅格状植入区的形式，其 中行的像素具有(例如)交替的蓝和绿像素。可通过用具有第二导电类型(其出于示范 性目的为n型)的掺杂剂进行毯覆式植入以将离子植入到直接处于图7的基衬底110b 上方的衬底区域中并形成抗模糊隔离区200，来形成隔离区200，如图8所说明。可将 例如砷、锑或磷的n型掺杂剂毯覆式植入到衬底110中。n型抗模糊隔离区200中的掺 杂剂浓度在每cr^约1 x 1015到约1 x 1018个原子的范围内，且优选在每cn^约3 x 1016 到约3 x 1017个原子的范围内。如果需要，可使用多次植入来修整抗模糊隔离区200的 轮廓。隔离区200的厚度T (图8)为约0.5到2微米，较优选为约0.75微米。
在优选实施例中，抗模糊隔离区200可经由(例如)N阱和N+扩散而连接到成像 器阵列外的Vaa (正电源)，以正性偏置抗模糊隔离区200，且因此允许其在抗模糊操作 期间排出过量电荷。
在形成抗模糊隔离区200之后，通过上文描述且结合图2-6说明的步骤形成作为蓝 和绿光电二极管188、 188a形成的蓝和绿光电传感器的所有元件，以及彩色像素单元组 500的像素传感器单元300、 300a的植入区100、 100a的所有元件。
位于n型区126、 126a附近和下方的p型植入区100、 100a，以及位于p型停止植
入区100、 100a下方的n型抗模糊隔离区200充当对p-n-p光电二极管188、 188a的n
掺杂区126、 126a中的光产生的电子的反射性障壁。当具有光子形式的光辐射照射感光
点区126、 126a时，光子能量转换为存储在n掺杂区126、 126a中的电子。光的吸收产
生电子-空穴对。对于p阱或p型外延层中的n掺杂感光点的情况，存储的是电子。对于
n阱中的p掺杂感光点的情况，存储的是空穴。因此在上文描述的具有形成于p型外延 层110a中的n沟道装置的示范性实施例中，存储在n掺杂感光点区126、 126a中的载流 子是电子。蓝和绿像素的p型植入区100、 100a和位于这些植入区下方的n型抗模糊隔 离区200充当停止区，所述停止区通过形成修改硅电位的浓度梯度而减少到达衬底110 的载流子损失，并用以朝向n掺杂感光点区126、 126a反射回电子，借此减少行或列的 邻近的蓝和绿像素传感器单元之间的串扰。n型抗模糊隔离区200还吸引在其下方的体 积中产生或可获得的杂散电子，并将其运载远离感光点区126、 126a而到达电源。
同样通过众所周知的方法形成像素传感器单元300、 300a的其余装置，包含与各自 栅极和栅极的任一侧上的源极/漏极区相关联的图1所示的重设晶体管、源极跟随器晶体 管和行选择晶体管。也可采用常规处理步骤形成用以连接栅极线的接点和布线以及像素 单元300、 300a中的其它连接。举例来说，整个表面可用例如二氧化硅、BSG、 PSG或 BPSG的钝化层覆盖，所述钝化层经CMP平面化并蚀刻以提供接触孔，所述接触孔随后 经金属化以视需要提供到达重设栅极、转移栅极和其它像素栅极结构的接点。也可使用 常规的到达其它电路结构的多个导体和绝缘体层来互连像素传感器单元的结构。
图10中说明具有连接的CMOS成像器642的典型的基于处理器的系统600，所述 CMOS成像器642具有根据本发明构造的像素阵列。基于处理器的系统是具有可包含 CMOS图像传感器的数字电路的系统的示范。此系统可包含(不限于)计算机系统、相 机系统、扫描仪、机器视觉、车辆导航、视频电话、监视系统、自动聚焦系统、星体跟 踪系统、运动检测系统、稳定化系统或其它图像处理系统，所有这些系统均可利用本发 明。
举例来说，基于处理器的系统(例如，相机系统) 一般包括中央处理单元(CPU) 644 (例如，微处理器)，其经由总线652与输入/输出(I/O)装置646通信。CMOS图 像传感器642也经由总线652与系统通信。计算机系统600还包含随机存取存储器 (RAM) 648，且在计算机系统的情况下可包含外围装置，例如软盘驱动器654以及紧密 光盘(CD) ROM驱动器656或快闪存储卡657，其也经由总线652与CPU 644通信。 还可能需要将处理器654、 CMOS图像传感器642和存储器648集成在单一 IC芯片上。
尽管已参考将光电传感器形成为邻近的蓝和绿像素单元的p-n-p光电二极管，例如
作为具有形成在p型停止植入区100、 100a附近和上方的n型电荷收集区126、 126a的
光电传感器188、 188a(图6和9)的p-n-p光电二极管，来描述以上实施例，但必须了
解，本发明不限于所描述的实施例。因此，本发明同样适用于其它光电传感器，包含光
电门、光电导体、光电转换和其它光电传感器，以及包含形成在n型停止植入区附近的 p型电荷收集区的n-p-n光电二极管光电传感器。当然，所有结构的掺杂剂和导电类型 将随着对应于PMOS晶体管的转移栅极而相应地改变。此外，尽管上文已参考p-n-p光 电二极管描述了本发明的实施例，但本发明也适用于n-p或p-n光电二极管。
另外且如上所述，尽管已参考仅形成一个在邻近的像素传感器单元的光敏元件的停 止植入区和电荷收集区下方延伸的抗模糊区200来描述本发明，但本发明也预期形成位 于衬底上各个像素行下方的多个此类条状植入区。此外，尽管上文已参考用于四晶体管 (4T)像素单元中的转移晶体管连接的转移栅极描述了本发明，但本发明也适用于(尤 其)五晶体管(5T)像素单元、六晶体管(6T)像素单元或三晶体管(3T)单元。
以上描述和附图仅应视为说明实现本发明特征和优点的示范性实施例。在不脱离本 发明精神和范围的情况下可对具体工艺条件和结构作出修改和替换。因此，不应认为本 发明受到以上描述和附图的限制，而是本发明仅由所附权利要求书的范围限定。
权利要求
1.一种成像装置，其包括具有第一导电类型的衬底；形成于所述衬底上方的至少第一和第二光电传感器，其每一者具有各自的具有第二导电类型的区以用于积聚对应于不同的各自光波长的电荷；以及位于所述第一和第二光电传感器的所述区下方的具有所述第一导电类型的至少第一和第二掺杂区，所述第一和第二掺杂区中的至少一者处于与所述第一和第二掺杂区中的另一者不同的深度。
2. 根据权利要求1所述的成像装置，其进一步包括位于所述第一和第二掺杂区下方的 具有所述第二导电类型的植入区。
3. 根据权利要求2所述的成像装置，其中所述植入区具有约0.5到约2微米的厚度。
4. 根据权利要求3所述的成像装置，其中所述植入区具有约0.75微米的厚度。
5. 根据权利要求2所述的成像装置，其中所述植入区电连接到用于接收源电压的端 子。
6. 根据权利要求2所述的成像装置，其中所述植入区形成于所述衬底的外延层中，所 述植入区的上缘在所述外延层的上表面下方延伸约2到约3微米。
7. 根据权利要求1所述的成像装置，其中所述第一光电传感器和相关联的第一掺杂区 经布置以接收蓝光波长，且其中所述第二光电传感器和相关联的第二掺杂区经布置 以接收绿光波长。
8. 根据权利要求1所述的成像装置，其中所述第一和第二光电传感器分别收集对应于 蓝和绿波长的电荷。
9. 根据权利要求1所述的成像装置，其中所述第一和第二掺杂区提供在所述衬底的外 延层中。
10. 根据权利要求9所述的成像装置，其中所述第一掺杂区的上缘在所述外延层的上表 面下方延伸到达约0.5到约1微米的第一深度，且其中所述第一掺杂区的下缘在所 述外延层的所述上表面下方延伸到达约0.6到约2微米的第二深度。
11. 根据权利要求9所述的成像装置，其中所述第二掺杂区的上缘在所述外延层的上表 面下方延仲到达约1.5到约2.5微米的第一深度，且其中所述第一掺杂区的下缘在 所述外延层的所述上表面下方延伸到达约2到约4微米的第二深度。
12. 根据权利要求9所述的成像装置，其中所述外延层具有约2到约12微米的厚度。
13. 根据权利要求1所述的成像装置， 5x 1017个原子的掺杂剂浓度。
14. 根据权利要求l所述的成像装置， 5x 1017个原子的掺杂剂浓度。
15. 根据权利要求l所述的成像装置，
16. 根据权利要求15所述的成像装置
17. 根据权利要求15所述的成像装置
18. 根据权利要求1所述的成像装置，
19. 一种成像装置，其包括具有第一导电类型的衬底；第一光电传感器，其包括提供于所述衬底中的具有第二导电类型的第一电荷收集 区，所述第一光电传感器用于感测第一颜色波长；第二光电传感器，其包括提供于所述衬底中的具有所述第二导电类型的第二电荷 收集区，所述第二光电传感器用于感测第二颜色波长；在所述第一电荷收集区的至少一部分下方延伸的具有所述第一导电类型的第一 掺杂区；在所述第二电荷收集区的至少一部分下方延伸的具有所述第一导电类型的第二 掺杂区；以及在所述第一和第二掺杂区下方延伸的具有所述第二导电类型的植入区。
20. 根据权利要求19所述的成像装置，其中所述第一电荷收集区和相关联的第一掺杂 区经布置以接收蓝光波长，且其中所述第二电荷收集区和相关联的第二摻杂区经布 置以接收绿光波长。
21. 根据权利要求20所述的成像装置，其中所述第一电荷收集区在所述衬底的上表面 下方延伸到约0.2到约0.8微米的深度。
22. 根据权利要求21所述的成像装置，其中所述第一电荷收集区在所述衬底的所述上 表面下方延伸到约0.6微米的深度。
23. 根据权利要求20所述的成像装置，其中所述第二电荷收集区在所述衬底的上表面 下方延伸到约1.5到约2.5微米的深度。
24. 根据权利要求23所述的成像装置，其中所述第二电荷收集区在所述衬底的所述上 表面下方延伸到约1.9微米的深度。
25. 根据权利要求19所述的成像装置，其中所述植入区具有约0.5到约2微米的厚度。 其中所述第一掺杂区具有每cmS约5x 1016到约 其中所述第二掺杂区具有每ci^约5x 1016到约其中所述光电传感器为光电二极管。 ，其中所述光电二极管为p-n-p光电二极管。 ，其中所述光电二极管为n-p-n光电二极管。其中所述成像装置为CMOS成像器。
26. 根据权利要求25所述的成像装置，其中所述植入区具有约0.75微米的厚度。
27. 根据权利要求19所述的成像装置，其中所述成像装置为CMOS成像器。
28. —种成像器，其包括衬底，其带有具有第一导电类型的外延层；形成于所述外延层中的像素传感器单元阵列，所述阵列包括至少一个行交替的蓝和绿像素，包括形成于所述外延层中的多个第一和第二光电传感器，用于感测各自的蓝和绿颜色波长；提供于各自的第一和第二光电传感器下方的具有所述第一导电类型的多个第 一和第二停止植入区，所述第一和第二停止植入区在所述衬底中具有实质上不同 的深度且彼此横向移置；位于所述多个第一和第二停止植入区下方的具有第二导电类型的植入区；以及 经电连接以接收和处理来自所述阵列的输出信号的电路。
29. 根据权利要求28所述的成像器，其中所述光电传感器为光电二极管。
30. 根据权利要求28所述的成像器，其中所述第一停止植入区的上表面在所述外延层 的上表面下方延伸到约0.5到约1微米的第一深度，且其中所述第一停止植入区的 下表面在所述外延层的所述上表面下方延伸到约0.6到约2微米的第二深度。
31. 根据权利要求28所述的成像器，其中所述第二停止植入区的上表面在所述外延层 的上表面下方延伸到约1.5到约2.5微米的第一深度，且其中所述第二停止植入区 的下表面在所述外延层的所述上表面下方延伸到约2到约4微米的第二深度。
32. 根据权利要求28所述的成像器，其中所述外延层具有约2到约12微米的厚度。
33. 根据权利要求28所述的成像器，其中所述第一停止植入区具有每cr^约5 x 1016 到约5x 1017个原子的掺杂剂浓度。
34. 根据权利要求28所述的成像器，其中所述第二停止植入区具有每cn^约5 x 1016 到约5xl0卩个原子的掺杂剂浓度。
35. 根据权利要求28所述的成像器，其中所述像素传感器单元为3T像素单元、4T像 素单元或5T像素单元。
36. —种成像器系统，其包括(i) 处理器；以及(ii) 耦合到所述处理器的成像装置，所述成像装置包括 形成于具有第一导电类型的衬底上方的多个栅极堆叠； 形成于所述衬底中的具有第二导电类型的多个光敏区，用于接收对应于特定波长 的光电荷；以及形成于所述衬底中且位于所述多个光敏区的每一者下方并与所述多个光敏区的 每一者接触的具有所述第一导电类型的多个掺杂区，所述多个掺杂区中的至少一者 具有与邻近的掺杂区不同的深度。
37. 根据权利要求36所述的系统，其进一步包括位于所述多个掺杂区下方的具有所述 第二导电类型的植入区。
38. 根据权利要求37所述的系统，其中所述植入区具有约0.75微米的厚度。
39. 根据权利要求36所述的系统，其中所述掺杂区中的至少一者具有每《113约5x 1016 到约5xl(^个原子的掺杂剂浓度。
40. 根据权利要求36所述的系统，其中所述掺杂区中的至少一者具有每cr^约5x 1016 到约5x 1017个原子的掺杂剂浓度。
41. 根据权利要求36所述的系统，其中所述多个光敏区对应于多个光电二极管。
42. 根据权利要求36所述的系统，其中所述成像器为CMOS成像器。
43. —种形成用于成像装置的光电传感器的方法，所述方法包括以下歩骤在衬底中形成具有各自的具有第一导电类型的电荷收集区的至少第一和第二光 电传感器，所述衬底具有第二导电类型；以及在各自的第一和第二电荷收集区下方形成具有所述第二导电类型的至少第一和第二掺杂区，所述第一和第二掺杂区在所述衬底中形成于不同深度处。
44. 根据权利要求43所述的方法，其进一步包括在所述第一和第二掺杂区下方形成具 有所述第一导电类型的植入区。
45. 根据权利要求43所述的方法，其中所述第一和第二掺杂区通过离子植入形成。
46. 根据权利要求43所述的方法，其中所述第一和第二掺杂区依次形成。
47. 根据权利要求43所述的方法，其中所述第一和第二掺杂区在形成所述第一和第二 电荷收集区之后形成。
48. 根据权利要求43所述的方法，其中所述第一和第二掺杂区在形成所述第一和第二 电荷收集区之前形成。
49. 一种形成用于成像装置的彩色像素单元的方法，所述方法包括以下步骤在衬底中提供具有第一导电类型的外延层；在所述外延层中形成具有第二导电类型的第一多个电荷收集区，所述第一多个电荷收集区积聚对应于第一光波长的电荷； 在所述外延层中形成具有所述第二导电类型的第二多个电荷收集区，所述第二多 个电荷收集区积聚对应于第二光波长的电荷；在所述外延层中且在所述第一多个电荷收集区的每一者下方形成具有所述第一 导电类型的第一多个掺杂区；在所述外延层中且在所述第二多个电荷收集区的每一者下方形成具有所述第一 导电类型的第二多个掺杂区；以及在所述第一和第二多个掺杂区下方形成具有所述第二导电类型的植入区。
50. 根据权利要求49所述的方法，其进一步包括在所述电荷收集区的每一者的上表面上形成多个光电传感器，用于控制在其中收 集电荷；以及在所述外延层中形成具有所述第二导电类型的多个浮动扩散区，用于接收从所述 电荷收集区转移的电荷。
51. 根据权利要求50所述的方法，其中所述第一多个掺杂区中的一者形成于所述外延 层中第一深度处。
52. 根据权利要求51所述的方法，其中所述第二多个掺杂区中的一者形成于所述外延 层中第二深度处，所述第二深度大于所述第一深度。
53. 根据权利要求50所述的方法，其中所述第一多个掺杂区中的一者对应于蓝像素单 元，且其中所述第二多个掺杂区中的一者对应于绿像素单元。
54. 根据权利要求49所述的方法，其中所述第一导电类型为n型，且所述第二导电类型为p型。
55. 根据权利要求49所述的方法，其中所述光敏区对应于光电传感器。
56. 根据权利要求55所述的方法，其中所述光电传感器中的至少一者为光电二极管。
57. —种形成用于成像装置的像素阵列的方法，所述方法包括以下步骤在具有第一导电类型的衬底中形成多个交替的蓝和绿像素传感器单元，其中每一 蓝和绿像素传感器单元带有具有第二导电类型的电荷收集区和具有第二导电类型 的浮动扩散区；在所述蓝像素传感器单元的所述电荷收集区的每一者下方且与所述电荷收集区 的每一者接触而形成具有所述第一导电类型的第一掺杂区；在所述绿像素传感器单元的所述电荷收集区的每一者下方且与所述电荷收集区 的每一者接触而形成具有所述第一导电类型的第二掺杂区；以及在所述第一和第二掺杂区下方形成具有所述第二导电类型的植入区。
58. 根据权利要求57所述的方法，其中所述第一掺杂区通过植入而形成，且具有每cm: 约5 x 1016到约5 x 1017个原子的掺杂剂浓度。
59. 根据权利要求57所述的方法，其中所述第二掺杂区通过植入而形成，且具有每cm: 约5x 1016到约5x 1017个原子的掺杂剂浓度。
60. 根据权利要求57所述的方法，其中所述植入区通过毯覆式植入而形成。
61. 根据权利要求57所述的方法，其中所述植入区形成为约0.5到约2微米的厚度。
62. 根据权利要求57所述的方法，其中所述第一和第二掺杂区依次形成。
63. 根据权利要求57所述的方法，其中所述第一和第二掺杂区同时形成。
全文摘要
在第一像素传感器单元(188)的至少一部分和第二像素单元(188a)的至少一部分下方形成具有第一导电类型的植入区(100)，以限制光电二极管收集/耗尽区的深度并限制像素的彩色响应。为了进一步减少邻近像素之间的串扰和减少模糊，在衬底中和在具有所述第一导电类型的停止植入区下方形成具有第二导电类型的抗模糊隔离区(200)。
文档编号H01L27/146GK101176208SQ200680016825
公开日2008年5月7日 申请日期2006年5月12日 优先权日2005年5月16日
发明者因纳·帕特里克, 约翰·拉德 申请人:美光科技公司