无掩模多层多晶硅电阻器的制作方法

专利名称：无掩模多层多晶硅电阻器的制作方法
技术领域：
001本发明整体上涉及半导体器件，更具体地涉及多晶硅电阻器及
其加工制造工艺。
背景技术：
002半导体器件的加工制造涉及到通过多种处理，工序和操作来获 得制造的器件。这些操作包括但不限于形成层或设层(layering),掺 杂，热处理和图案化等。
003形成层是用于在晶片表面添加选定厚度的若干层的操作。这些 层可以是绝缘体、半导体、导体及类似材料，并且可以通过很多合适 的方法进行生长或淀积(例如，化学气相淀积、溅射及类似方法)。
004掺杂是通过表面层中的空隙向晶片表面引入特定量掺杂剂的处 理工艺。两种常用的掺杂技术是热扩散和离子注入。例如，掺杂常被 用于生成晶体管中的有源区。
005热处理是对晶片进行加热和冷却以达到特定效果的操作。通常 此过程不添加额外的材料，尽管污染物和水蒸气可能从晶片表面蒸发 出去。常见的热处理方法被称为"退火"。退火一般被用于修复由离子 注入带来的对晶体结构的破坏。
006图案化是利用一系列步骤去除所添加表面层的选定部分的操 作。这一系列步骤包括首先在半导体器件上形成抗蚀剂(resist)层或 光刻胶层。然后，在将抗蚀剂掩模或刻线与半导体器件对准。接下来， 通过抗蚀剂掩模，对抗蚀剂层进行曝光或辐照，以此选择稍后被去除 以暴露出器件的下层部分的部分抗蚀剂层。接下来，对器件暴露出的 部分执行诸如离子注入、离子扩散、淀积、刻蚀以及类似的加工处理。
007半导体器件一般包括晶体管器件，如MOS禾卩CMOS器件，以 及电阻器等。很多晶体管器件都有利用多晶硅材料形成的栅电极。类 似地，很多电阻器也由多晶硅材料形成，并因此被称为多晶硅电阻器。
4用特定类型和数量的掺杂剂对多晶硅栅电极进行掺杂以获得预期的晶 体管特性。用特定类型和数量的掺杂剂对多晶硅电阻器进行掺杂以获 得选定的接触电阻和全电阻。但是，多晶硅栅电极所使用的掺杂剂类 型和数量一般与多晶硅电阻器所使用的掺杂剂类型和数量不同。此外， 半导体器件上的多晶硅电阻器可以设计成具有不同的接触电阻和全电
阻，因此需要不同的掺杂剂类型和/或掺杂剂浓度。然而，获得这些不 同的掺杂剂类型和/或数量需要离散或分立的掺杂处理，包括离子注入 和扩散，这往往需要单独的掩模和图案化操作。因此，往往使用相当 多的额外处理步骤来完全形成多晶硅栅和多晶硅电阻器，因为每一个 器件都要用到不同的掺杂剂类型和/或数量。

发明内容
008本发明通过在单一掩模、单一掺杂操作中形成具有不同表面电 阻值的多晶硅电阻器来简化(facilitate)半导体加工工艺。本发明使用 选择性地暴露部分多晶硅电阻器结构的掩模，以此控制掺杂剂浓度， 而不是利用离散的离子惨杂工艺来实现不同的浓度。
009根据本发明的一个方面，在氧化层或氧化物层上形成多晶硅层。 多晶硅层被图案化留下多晶硅电阻器。形成仅暴露出此多晶硅电阻器 一部分的多晶硅抗蚀剂掩模。接下来，利用合适的掺杂剂(例如，n 型掺杂剂)来进行掺杂处理工艺，如离子注入。然后通过热处理工艺 激活注入的掺杂剂，并使掺杂剂在多晶硅电阻器中扩散。多晶硅具有 相对较高的扩散能力，可以使初始浓度不同的注入离子在进行热处理 工艺后更加均匀地分散到整个多晶硅电阻器中。本发明的其它方面也 己公开。


010图1是图解说明根据本发明一方面的形成多晶硅电阻器的方法 的流程图。
011图2是图解说明根据本发明一方面的制造低电阻温度系数的多 晶硅电阻器的方法的流程图。
012图3A描述了在根据本发明一方面进行的图案化处理过程中形成多晶硅层306后的多晶硅电阻器件。
013图3B图解说明了根据本发明一方面进行的离子注入过程中的 多晶硅电阻器件。
014图3C图解说明了根据本发明一方面形成若干触点或接触件316 后的多晶硅电阻器件。
015图4是根据本发明一方面形成的多晶硅电阻器掩模的平面图。016图5是图解说明根据本发明一方面的制造具有多晶硅电阻器的 CMOS器件的方法的流程图。
017图6A-6K是图解说明根据本发明利用图5所示的方法形成的晶 体管器件的多个片断横截面图。
具体实施例方式
018和其它电路元件一样在同一晶片/器件上形成多晶硅电阻器是 困难的。原因之一是多晶硅层的厚度一般决定于其它器件所需的特性。 例如，淀积的多晶硅也被用来形成有源元件的栅极和/或发射极以及电 容器极板。这可能需要厚度大于一定值，例如200纳米。
019多晶硅的电阻率与掺杂呈非线性函数关系，其中电阻率随掺杂 剂量的增大而减小。这一电阻率，也被称为薄膜电阻或表面电阻，其 单位为欧姆-厘米，且由于掺杂剂量的控制存在一个上限值(例如， 0.060欧姆-厘米)。此电阻是电阻率与厚度之商的函数。
020本发明的发明人注意到多晶硅电阻器的电阻值一般取决于厚度 和注入的掺杂剂浓度。如上文所述，厚度通常取决于器件/晶片上已有 的其它元件。因此，只有掺杂剂浓度是控制电阻值的可用机制。按照 惯例，往往通过所注入的类型和剂量来控制掺杂剂浓度，从而控制电 阻值。因此往往使用多个掺杂处理工艺步骤来形成一个或多个多晶硅 电阻器。
021发明人可以对一个或多个多晶硅电阻器进行单一的掺杂处理或 工艺，并得到一系列表面电阻值。此外，这一单一的掺杂处理可以是 用于己有的掺杂处理的一种工艺，例如，源/漏区的形成，扩展区的形 成，诸如此类。与那些在整个多晶硅电阻器上进行离子注入之类的工 艺不同，本发明仅对多晶硅电阻器选定的部分进行离子注入，这样其总体或平均掺杂剂浓度要比整个多晶硅电阻器都注入的情况小。发明 人注意到，由于多晶硅具有较高的可延迟性，后续的热处理会使注入 的掺杂剂在整个多晶硅电阻器中均匀扩散。结果，本发明可以通过选 择性地只暴露部分多晶硅电阻器进行注入来控制掺杂剂浓度，从而刻 意控制多晶硅电阻器的电阻值。
022图1是图解说明根据本发明一方面的形成多晶硅电阻器的方法 100的流程图。方法100在注入处理中选择性地暴露多晶硅电阻器的一 部分或一定百分比，以此控制掺杂剂浓度，进而控制电阻器的电阻率。
023方法100开始于模块102，其中提供了半导体器件/基体。此半 导体器件可以含有其它器件，包括MOS晶体管器件，电容器及类似的 局部加工的器件。在模块104中，在器件上形成氧化层。此氧化层用 来保护下面的层，下面的层可以包括有源元件，半导体衬底等。
024在模块106中，在氧化层上形成多晶硅层并且该多晶硅层具有 选定的厚度。此多晶硅层可以形成为未掺杂态的，也可以在形成过程 中加入掺杂剂形成为掺杂态的。接下来，多晶硅层在模块108中被图 案化，通过去掉一部分，留下选择的部分形成多晶硅电阻器。多晶硅 层的厚度一般根据器件上形成的其它元件(如多晶硅栅层)进行选择。
025在模块110中，在半导体器件上应用多晶硅电阻掩模，此掩模 暴露出多晶硅电阻器选定的部分和/或一定百分比，而掩盖电阻器的其 它部分。此多晶硅电阻掩模也可以是用于加工器件上其它元件的掩模 的一部分，诸如形成源/漏区的掩模。电阻器掩模所暴露出多晶硅的多 少或百分比是预期掺杂剂浓度、选定的多晶硅层厚度以及后续的离子 注入中所用掺杂剂种类和剂量的函数。
026继续方法100至模块112，向多晶硅电阻器暴露出来的部分注 入掺杂剂。注入的剂量和能量一般依据器件上待形成的其它元件(如 扩展区和/或源漏区)进行选择。注入时所用的掺杂剂一般是n型的， 如磷或砷。然后，在模块114中，通过合适的抗蚀剂去除工艺清除多 晶硅电阻器掩模。接下来，在模块116中，进行热激活处理，该热激 活处理激活并扩散注入到多晶硅电阻器中的掺杂剂。如上文所述，多 晶硅具有较高的扩散能力。因此，注入的掺杂剂扩散到多晶硅电阻器 未暴露的部分中，从而在整个多晶硅电阻器中形成更加均匀的掺杂剂
7浓度分布。 一般地，热处理持续时间越长，且热处理温度越高，则注 入的掺杂剂的扩散程度越高。接下来，多晶硅电阻器及器件的加工继 续进行其它处理工艺，这些工艺包括但不限于触点或接触件的形成等。
027应该认识到可以通过方法100同时形成多个多晶硅电阻器。在 这种情况下，不同多晶硅电阻器的电阻率由模块110中抗蚀剂掩模暴 露出的多晶硅电阻器的多少或百分比来控制。同样应该认识到的是依 据本发明允许对方法100作出改动。
028图2是图解说明根据本发明一方面的制造具有低电阻温度系数 的多晶硅电阻器的方法200的流程图。 一般地，多晶硅电阻率会随温 度的升高而增大或减小。这一增长率被称为电阻的温度系数。方法200 通过对多晶硅电阻器注入n型和p型两种掺杂剂来减弱这一影响。
029从模块202开始，提供了半导体器件/基体。此半导体器件可 以含有其它器件，包括MOS晶体管器件，电容器及类似的局部加工的 器件。在模块204中，在器件上形成氧化层或氧化物层。此氧化层一 方面用来保护下面的那些层，这些层可以包括有源元件，半导体衬底 等，另一方面也用来对多晶硅电阻器的电隔离。
030在模块206中，在氧化层上形成多晶硅层，此多晶硅层具有选 择的厚度。此多晶硅层可以形成为未掺杂态的，也可以在形成过程中 加入掺杂剂形成为掺杂态的。接下来，多晶硅层在模块208中被图案 化，通过去掉一部分，留下选定的部分形成多晶硅电阻器。多晶硅层 的厚度一般根据器件上在形成的其它元件(如多晶硅栅层)进行选择。
031在模块210中，在半导体器件上施加或使用第一多晶硅电阻器 掩模，此掩模暴露出多晶硅电阻器第一次选择的部分和/或一定百分比 而掩盖电阻器的其它部分。第一多晶硅电阻器掩模也可以是用于加工 器件上其它元件的掩模的一部分，这些其它元件如形成第一类的源/漏 区的掩模。第一电阻器掩模所暴露出的多晶硅的多少或百分比是预期 净掺杂剂浓度、选定的多晶硅层厚度以及后续的离子注入中所用掺杂 剂种类和剂量的函数。
032继续执行方法200至模块212，第一掺杂剂被注入到多晶硅电 阻器暴露出来的部分中。注入的剂量和能量一般根据器件上在形成的 其它元件进行选择，这些其它元件如扩展区和/或源漏区。注入时所用的掺杂剂一般是n型或p型的。接下来，去除多晶硅电阻器掩模。033然后，在模块214中，在半导体器件上施加或应用第二多晶硅 电阻器掩模，此掩模暴露出多晶硅电阻器第二次选择的部分和/或一定 百分比而掩盖电阻器的其它部分。第二多晶硅电阻器掩模也可以是用 于加工器件上其它元件的掩模的一部分，如形成第二类的源/漏区的掩 模。第二电阻器掩模所暴露出的多晶硅的多少或百分比是预期净掺杂 剂浓度、选定的多晶硅层厚度、后续的进行的离子注入中所用掺杂剂 种类和剂量以及前面第一次离子注入中所用掺杂剂种类和剂量的函
、j^数。
034在模块216中，向多晶硅电阻器暴露出来的部分注入第二掺杂 剂。同样地，第二次注入的剂量和能量一般根据器件上在形成的其它 元件进行选择。第二次注入时所用的掺杂剂一般是n型或p型的，且 在导电类型上与第一掺杂剂的类型相反。第二次注入后，去除多晶硅 电阻器掩模。
035在模块218中进行热激活处理，该热激活处理激活并扩散注入 到多晶硅电阻器中的掺杂剂。多晶硅具有较高的扩散能力，这导致第 一次和第二次注入的掺杂剂扩散到多晶硅电阻器未暴露的部分中，从 而在整个多晶硅电阻器中形成更加均匀的掺杂剂浓度分布。 一般地， 热处理持续时间越长，且热处理温度越高，则注入的掺杂剂的扩散程 度越高。
036第一掺杂剂和第二掺杂剂的注入及热激活处理使多晶硅电阻器 形成一个净传导率。n型掺杂剂浓度一般高于p型掺杂剂浓度。接下来， 多晶硅电阻器及器件的加工继续进行其它处理，这些处理包括但不局 限于形成接触件或触点等。
037图3A， 3B和3C描述了通过图1中的方法100或图2中的方 法200加工的多晶硅电阻器半导体器件300。提供器件300并进行描述 是为了便于对本发明的理解，其本质上是示例性的。
038图3A描述了在根据本发明一方面进行的图案化处理中形成多 晶硅层306后的多晶硅电阻器器件。在这一示例中，由硅组成的半导 体衬底或基体302中形成了浅沟槽隔离氧化物304。应该认识到依据本 发明刻意使用其它类型的氧化层来代替浅沟槽隔离氧化物304。
9039通过合适的淀积处理在氧化层304上形成多晶硅层306。接下 来，将掩模308与覆盖/保护多晶硅层306选定的部分对准并暴露出多 晶硅层306的其它部分。再下来，对氧化物304和衬底302进行选择 性刻蚀处理以去除多晶硅层306的暴露的部分。在此之后，去除掩模 308。
040图3B图解说明了在根据本发明一方面进行的离子注入过程中 的多晶硅电阻器件300。在多晶硅电阻器306上形成抗蚀剂掩模310， 多晶硅电阻器即前面留下的多晶硅层部分。抗蚀剂掩模310上有一些 开孔312将部分或一定百分比的多晶硅电阻器306暴露出来，此掩模 也被称为暴露图案。这些开孔312 —般在多晶硅电阻器306上均匀间 隔开分布，以便于使注入的掺杂剂形成均匀的掺杂剂分布。如下所述 其尺寸、形状和频率可以有所变化。
041离子注入314以特定剂量和能级注入选定的掺杂剂，如BF2。 (一种或多于一种)掺杂剂可以穿过开孔312，但会被抗蚀剂掩模310 的其它部分阻挡住。因此，只有指向多晶硅电阻器306的部分离子被 注入多晶硅电阻器306中。从注入多晶硅电阻器306中的总离子量来 看好像进行了较低剂量的离子注入。但是，注入的离子的浓度在整个 多晶硅电阻器中是不均匀的。多晶硅电阻器306的暴露部分存在注入 掺杂剂浓度高于预期浓度的袋区(pocket)，而多晶硅电阻器306的被 覆盖部分则无掺杂剂或注入掺杂剂浓度低于预期浓度。042对于较低温度系数的多晶硅电阻器，使用另一个第二电阻器掩 模并进行第二次离子注入以便注入与第一次注入类型相反的第二掺杂 剂。
043在注入314之后，通过合适的处理(如化学溶解)去除抗蚀剂 掩模310。然后，进行热激活处理，使得袋区的较高浓度的注入的掺杂 剂在整个多晶硅电阻器306中扩散得更加均匀。
044图3C图解说明了根据本发明一方面形成接触件316后的多晶 硅电阻器件。多晶硅电阻器306具有的电阻值与以下因素相关电阻 器掩模中暴露图案的暴露百分比，多晶硅层的厚度，以及离子注入314 中所用的掺杂剂及其剂量。多晶硅厚度和离子注入特性可能是固定的， 但即使如此，仍可通过改变暴露图案来获得需要/选择的表面电阻。045接触件316由铝、钨或铜等导电性材料形成，并提供到其它电 子元件的电连接。在图3C中，接触件316位于多晶硅电阻器306的末 端，因此可以提供多晶硅电阻器的全电阻值。 一个该认识到依据本发 明接触件316相互之间可以设置得更近，以此减小接触件316的数量 或相互间的电阻值。
046图4是根据本发明的一方面的多晶硅电阻器掩模400的平面图。 这一平面解说明了控制多晶硅电阻器表面电阻的示例性暴露图 案。应该认识到电阻器掩模400只是为了便于理解本发明而提供的示 例，本发明并不局限于此处描述的电阻器掩模400及其图案。
047第一种暴露图案402包含三个开孔404，这些开孔以相对较长 的横行成形于下层多晶硅电阻器(未显示)之上。第二种暴露图案406 包含五个开孔408，此开孔以相对较窄的纵列成形于另一个下层多晶硅 电阻器(未显示)之上。第三种暴露图案410也包含五个开孔412，此 开孔以相对较厚或宽的纵列成形于另一个下层多晶硅电阻器(未显示) 之上。五个开孔412比开孔408相对宽一些，这为所进行的离子注入 提供了更大的暴露区域。相应地，与第二种暴露图案406相比，同样 的离子注入处理将会在具有第三种暴露图案410的下层多晶硅电阻器 中形成更高的注入离子浓度。第四种暴露图案414包含许多开孔416， 这些开孔416是正方形的，以棋盘图案进行排列。
048应该认识到依据本发明电阻器掩模的暴露图案可以有除上述形 式之外的其它形状和布局。例如，开孔可以包括圆形、三角形、矩形 及其它几何形状。电阻器掩模400也说明可以通过由上述不同暴露图 案造成的不同电阻率来同时形成多个多晶硅电阻器。
049图5是图解说明根据本发明一方面的加工含有多晶硅电阻器的 CMOS器件的方法500的流程图。应该认识到，尽管示例性方法500 在下面被展示和描述为一系列动作或事件，但本发明并不局限于这些 动作或事件所列举出的排序。例如，依据本发明，除了本文中所描述 和图解说明的顺序， 一些动作也可以以不同的顺序发生和/或与其它动 作或事件同时发生。另外，可能并不需要所有已图示的步骤来实现本 发明的方法。此外，依据本发明得到的方法可以结合这里图解说明和 描述的集成电路及复合晶体管的加工方法来实现，也可以结合这里未展示的其它晶体管和结构的加工方法来实现，其中包括但不局限于
NMOS和/或PMOS复合晶体管等。050方法500开始于模块504，从这里开始进行晶体管的加工，通 过形成晶体管阱区及隔离处理来定义NMOS区、PMOS区和多晶硅电 阻器区，其中NMOS区包含用于在随后形成n型源/漏区的P阱，而 PMOS区包含用于在随后分别形成p型源/漏区的N阱。此外，隔离区 可以包含浅沟槽隔离(STI)或场氧化区隔离(LOCOS)，以此定义不同的 有源区并实现不同有源区之间的横向电隔离。这些隔离区中的一个或 多个被用作形成多晶硅电阻器的基底。
051方法500接下来进入模块506,在通过多个形成的隔离区定义 的有源区中形成栅电介质层。在一个示例中，此栅电介质包括薄的热 生长的二氧化硅薄层；但是，也可形成其它类型的栅电介质(如高k 电介质)，这在本发明的构思之内。然后在模块508中，多晶硅层被淀 积到器件表面，经过图案化在NMOS区和PMOS区形成多晶硅栅，并 在电阻区形成多晶硅电阻器。例如，可以通过化学气相淀积(CVD)来 淀积多晶硅层，而通过刻蚀来图案化，以便在NMOS区和PMOS区形 成多晶硅电极，在电阻器区形成多晶硅电阻器。注意到在这个示例中 多晶硅电阻器的厚度决定于多晶硅栅的预期厚度。
052然后在模块510中，在多晶硅栅的侧边上形成偏移隔离层(Offset Spacer)。例如， 一般在已图案化的栅上共形(conformally)形成偏移薄 层(例如氧化物或氮化物层)，然后利用一般的各向异性干法刻蚀对其 进行刻蚀，以去除栅上、源/漏区及电阻器区顶部的偏移层材料，而在 栅的侧边上留下薄的偏移隔离材料。
053然后，在模块512中，进行扩展区注入以形成扩展区，其中掺 杂剂被导入NMOS区和PMOS区的有源区。例如，分别对NMOS区 和PMOS区进行轻度、中度或重度掺杂扩展区掺杂剂，其中栅结构起 到自对准扩展区的作用。然后可以利用快速热退火之类的热处理来激 活扩展区的掺杂剂，这使扩展区在偏移隔离层之下向沟道稍微横向扩 散。
054仍然参考图5，在模块514中，接下来在栅结构上形成侧壁隔 离层(sidewall spacers)。这些侧壁隔离层包括绝缘材料，如氧化物、氮
12化物或此类绝缘层的组合。此隔离层的形成过程如下以大致共形的
方式(conformal manner)在器件上淀积一层此隔离层材料(一种或一种 以上材料)，然后进行各向异性刻蚀，以从栅结构、沟道或有源区及电 阻器区的顶部去除隔离材料，留下栅结构侧边上的区域，覆盖偏移隔 离层。这些侧壁隔离层要比偏移隔离层厚得多，因此导致接下来形成 的源/漏区从栅的侧边开始偏移。
055在模块516中，在器件上形成NMOS源/漏极以及电阻器掩模。 NMOS源/漏及电阻器掩模利用抗蚀剂覆盖了部分器件，暴露出NMOS 区中的源/漏区，并部分暴露出电阻器区的多晶硅电阻器。此掩模上有 对应于电阻区每个多晶硅电阻器的暴露图案，这些图案的暴露量、开 孔形状及开孔排列或布置可以相同也可以不相同。
056在模块518中，对源/漏和多晶硅电阻器联合注入n型掺杂剂
(如BF2)。注入掺杂剂的剂量和能量一般根据NMOS区中源/漏区的 预期运行特性迸行选择。注入多晶硅电阻器中的掺杂剂剂量是模块518 中注入的剂量和能量以及NMOS源/漏及电阻器掩模的暴露图案的函 数。注入多晶硅电阻器中的掺杂剂是非均匀分布的，存在掺杂剂浓度 高于预期的区域。掺杂剂注入后，去除NMOS源/漏及电阻器掩模。
057接下来，在模块520中进行热激活处理，该热激活处理激活 NMOS区中源/漏区的注入掺杂剂，同时扩散多晶硅电阻器中的注入掺 杂剂。合适的热处理是持续相对较短时间的加热退火处理。多晶硅较 高的扩散性及热处理使得多晶硅电阻器中的注入掺杂剂在整个多晶硅 电阻器中分布得更均匀。
058在模块522中，在器件上形成PMOS源/漏及电阻器掩模。PMOS 源/漏及电阻器掩模利用抗蚀剂覆盖部分器件，并暴露出PMOS区的源 /漏区，以及部分暴露电阻区的零个多晶硅电阻器或多个多晶硅电阻 器。此掩模上可能具有对应于电阻器区中的一些多晶硅电阻器的暴露 图案，而多晶硅电阻器中的一些或全部可以被掩模覆盖。这些暴露图 案中的一部分的暴露量、开孔形状及开孔排列或布置可以不同也可以 相同。
059如上所述，低温度系数的电阻器是通过对多晶硅电阻器注入n 型掺杂剂和p型掺杂剂而获得的。 一般地，得到的n型掺杂剂的浓度要稍微高一点。利用两种惨杂剂可以注入相对较大数量的掺杂剂，同 时可以获得较高的表面电阻值。另外，这一表面电阻值具有较低的温
度系数，因此电阻值不太容易随温度的变化而变化。在PMOS源/漏及 电阻器掩模中具有相关的暴露图案的多晶硅电阻器被形成为低温度系 数的多晶硅电阻器。此外，值得注意的是这些电阻器的暴露或开孔百 分比往往比其它形成的多晶硅电阻器要大一些。
060在模块524中，对源/漏和多晶硅电阻器联合注入p型掺杂剂
(例如硼)。注入掺杂剂的剂量和能量一般根据NMOS区中源/漏区的 预期运行或工作特性进行选择。注入多晶硅电阻器中的掺杂剂剂量是 模块524中注入的剂量和能量以及NMOS源/漏及电阻器掩模的暴露 图案的函数。注入惨杂剂后，去除PMOS源/漏及电阻器掩模。
061接下来，在模块526中进行热激活处理，该热激活处理激活 PMOS区的源/漏区中在模块524注入的掺杂剂，并且扩散低温度系数 多晶硅电阻器中的注入掺杂剂。与模块520中进行的热激活处理类似， 模块526中的热处理及多晶硅相对较高的扩散性使得多晶硅电阻器中 注入的p型掺杂剂在整个多晶硅电阻器中分布得更均匀。
062接下来，可以形成器件的其它特征结构和/或元件。导电接触 件通过PMD层(多晶硅与互连金属间的介质层)来形成，以便为晶体管端 子和多晶硅电阻器提供电连接。 一般地，接触件的形成过程包括通过 合适的掩模和刻蚀过程在PMD层上形成开孔，接着淀积导电材料(例 如钩或其它合适的材料)，随后进行平坦化(例如化学机械抛光等)。 然后可以形成一个或多个金属化的层级，以便为器件中各种电学元件 提供电互连，其中每个金属化层级包含有在前一层级上形成的级间或 层间电介质(ILD)，这层电介质上形成了通孔和/或沟道并以导电材料 对它们进行填充。其它可以进行的典型后端处理包括氢气烧结和影响 由应变诱发垫层(strain inducing liner)引起的应力的其它处理工艺。
063图6A-6K是图解说明根据本发明利用图5所示的方法500形成 晶体管器件的一系列横截面片断图。在图6A中，提供了一个晶体管器 件602，其中在晶体管基体604，如半导体衬底或基片上形成了很多阱 区，如分别用于定义NMOS晶体管器件区的p阱区域606和用于定义 PMOS晶体管器件区的n阱区域608。此外，在半导体基体内形成诸如
14浅沟槽隔离区之类的隔离区域610，以此定义有源区611并作为形成多 晶硅电阻器的基底。在图6B中，图解说明了晶体管器件602，例如其 中已利用热生长二氧化硅的工艺在有源区611上形成了栅电介质612。064参考图6C，在栅电介质612上已形成了多晶硅层614。现参看 图6D，通过图案化多晶硅层614和栅电介质层612来形成NMOS区和 PMOS区中的栅结构以及电阻器区中的多晶硅电阻器616。另外，在栅 结构的横向侧边上形成偏移隔离层611。此偏移隔离层611由例如氮化 物或氧化物等绝缘材料组成，且相对较薄。偏移隔离层611用来保护 栅614，并校准和定义接下来形成的区域。
065现参看图6E，通过以相对较低的能量向NMOS区的有源区选 择性地注入n型掺杂剂，在NMOS区形成NMOS扩展区613。在此注 入过程中往往使用掩模来防止注入到PMOS区中。然后，通过以相对 较低的能量向PMOS区的有源区选择性地注入p型掺杂剂，在PMOS 区形成PMOS扩展区617。同样地，在此处理过程中使用抗蚀剂掩模 来防止注入到NMOS区中。另外，通过以下操作在栅结构的侧边形成 侧壁隔离层619:以大体共形的方式在器件之上淀积一层绝缘材料(如 氧化物或氮化物)，接下来进行各向异性刻蚀以去除栅结构、有源区及 多晶硅电阻器顶部上的绝缘材料，留下如图6E所示的侧壁隔离层。
066如图6F所示，在器件之上形成PMOS源/漏及电阻器掩模618， 此掩模暴露出PMOS区，并且部分暴露出电阻器区的多晶硅电阻器 616。此掩模618含有电阻器区的一些多晶硅电阻器的暴露图案620。 在本发明的替代方面，多晶硅电阻器616未被掩模618暴露出来。
067图6G描述了将p型掺杂剂注入到PMOS区的有源区和多晶硅 电阻器616中的离子注入过程622。电阻器掩模618中的暴露图案620 限制了通过开孔进入下层多晶硅电阻器616中的掺杂剂的量。离子注 入过程622在PMOS区形成了源/漏区624，并改变或调整了多晶硅电 阻器616的电阻率。 一旦注入过程622结束，电阻器掩模618将被去 除。
068如图6H所示，在器件上形成NMOS源/漏及电阻器掩模626， 此掩模暴露出NMOS区，并且部分暴露出电阻器区的多晶硅电阻器 616。此掩模626含有电阻器区的一些多晶硅电阻器的暴露图案628。069图61描述了将n型掺杂剂注入到NMOS区的有源区和多晶硅 电阻器616中的离子注入过程630。电阻器掩模626中的暴露图案628 限制了通过开孔进入下层多晶硅电阻器616中的掺杂剂的量。离子注 入过程630在NMOS区形成了源/漏区632，并改变或调整了多晶硅电 阻器616的电阻率。注入过程630结束后，电阻器掩模618被去除。
070应该注意此说明书描述了将n型和p型掺杂剂都注入到多晶硅 电阻器616中的工艺。这样制造出来的电阻器616可以具有较低的温 度系数，也就是说它们的电阻率随温度的变化较小。但是，本发明的 替代方面包含形成具有单一类型电导率的多晶硅电阻器的内容。
071接下来，在图6J中进行热激活处理，该热激活处理扩散和激 活PMOS区和NMOS区的源漏区及多晶硅电阻器616中的掺杂剂。多 晶硅电阻器616中的注入掺杂剂被扩散以便在整个电阻器616中掺杂 剂分布或浓度更均匀。应该注意的是，在热激活处理之前，多晶硅电 阻器616中的注入的掺杂剂存在于浓度高于预期值的袋区中。
072图6K描述了与器件602相连的接触件的形成。在器件602上 形成绝缘性的保护性层634。例如，此层634可以是PMD层或层间电 介质层。在绝缘层634上形成接触件孔，然后在其中填充导电性材料 以形成接触件。如图6K所示，在NMOS和PMOS区形成到多晶硅栅 614的接触件636。另外，在多晶硅电阻器末端或附近形成电阻接触件 或触点638。
073接下来，可以形成器件的其它特征结构和/或元件。可以形成 一个或多个金属化的层级，以便为器件中各种电学元件提供电互连， 其中每个金属化层级包含有在前一层级上形成的级间或层间(ILD)电 介质，这层电介质上形成有通孔和/或沟道并以导电性材料进行填充。 其它可以进行的典型后端处理包括氢气烧结和影响由应变诱发垫层 (strain inducing liner)引起的应力的其它处理工艺。
074应该注意的是图6A-6K中所描述的半导体器件本质上是示例 性的，是为了使本发明更容易理解。应该理解，依照本发明对厚度、 形成的层级、尺度、所用的材料等参数作出修改是允许的，这在本发 明的构思之内。
075尽管为了简化解释，图1、 2和5所示的方法被描述和说明为连续地执行，但应该理解并认识到本发明并不仅限于此图解说明的序 列，因为依据本发明，这里阐明和描述的一些方面也可以和其它方面 以不同的次序发生和/或同时发生。而且，依据本发明的一方面实行某 种方法并不需要所有已列举的特征。
076所属技术领域的技术人员将认识到可以对已描述的示例性实施 方式进行各种添加、删减、替换和其它修改而不偏离所要求保护的发 明的范围。
权利要求
1.形成包含多晶硅电阻器元件的半导体器件的方法，包括在半导体衬底上形成绝缘层；在所述绝缘层上形成多晶硅层；定义至少一部分所述多晶硅层为多晶硅电阻器；在所述多晶硅层上形成含有暴露图案的电阻器掩模，其中所述暴露图案暴露出一部分所述多晶硅电阻器；通过所述暴露图案向所述多晶硅层注入选择的掺杂剂；以及进行热激活处理，该热激活处理扩散所述多晶硅层中的注入掺杂剂。
2. 根据权利要求1所述的方法，其中形成所述电阻器掩模包括形 成暴露图案，该暴露图案相应于某一电阻率值提供所述多晶硅电阻器 的一定百分比的暴露。
3. 根据权利要求1或2所述的方法，进一步包括在所述多晶硅层 上形成含有第二种暴露图案的第二电阻器掩模并通过所述第二暴露图 案向所述多晶硅层中注入第二掺杂剂，其中所述第二掺杂剂的导电类 型与所述选择的掺杂剂的导电类型相反。
4. 根据权利要求1或2所述的方法，进一步包括在所述多晶硅层 的末端形成接触件。
5. 根据权利要求1或2所述的方法，其中形成所述电阻器掩模进 一步包括相应于多个多晶硅电阻器的多个表面电阻值形成包含多个暴 露图案的电阻器掩模。
6. 根据权利要求1或2所述的方法，其中形成电阻器掩模、注入 选择的掺杂剂及进行热激活处理的步骤包括-在所述多晶硅层上形成含有第一种暴露图案的第一电阻器掩模；通过所述第一种暴露图案向所述多晶硅层注入第一掺杂剂； 进行第一热激活处理，所述第一热激活处理使注入的所述第一掺 杂剂在所述多晶硅层中扩散以达到充分均匀的浓度分布； 去除所述第一电阻器掩模；在所述多晶硅层上形成含有第二种暴露图案的第二电阻器掩模； 通过所述第二种暴露图案向所述多晶硅层中注入与所述第一掺杂剂导电类型相反的第二掺杂剂；以及进行第二热激活处理，所述第二热激活处理使注入的第二掺杂剂在所述多晶硅层中扩散以达到充分均匀的浓度分布。
7. 根据权利要求6所述的方法，进一步包括相应于预期电阻率值 和预期温度系数值选择所述第一掺杂剂浓度和所述第二掺杂剂浓度。
8. 根据权利要求1所述的方法，其中在NMOS和PMOS区进行阱的形成和隔离处理和在所述半导体衬 底上形成栅电介质层；在所述栅电介质层上形成所述多晶硅层；图案化所述多晶硅层，以便在所述NMOS和PMOS区形成多晶硅 栅并在电阻器区形成多晶硅电阻器；在所述NMOS和PMOS区中的有源区形成扩展区；在邻近偏移隔离层处形成侧壁隔离层。所述电阻器掩模包含覆盖所述PMOS区、暴露NMOS区并部分暴 露电阻器区内多晶硅电阻器的掩模；注入n型掺杂剂以便在所述NMOS区形成源/漏区并调整所述多 晶硅电阻器的电阻率；去除所述NMOS源/漏及电阻器掩模；形成PMOS源/漏及电阻器掩模以覆盖所述NMOS区而暴露所述 PMOS区；以及注入p型掺杂剂以便在所述PMOS区形成源/漏区。
全文摘要
本发明实现了由不同表面电阻值的多晶硅电阻器组成的半导体器件加工过程，而不需要添加额外的半导体加工处理步骤。在半导体器件的表面形成氧化层(104)。在此氧化层之上形成多晶硅层(106)。通过图案化在多晶硅层上形成多晶硅电阻器(108)。在多晶硅电阻器上形成多晶硅电阻器掩模，此掩模按选定百分比暴露出部分多晶硅电阻器(110)。注入选择的掺杂剂(112)，以改变多晶硅电阻器的电阻率。去除掩模(114)并进行热激活处理(116)，使所注入掺杂剂在整个多晶硅电阻器中扩散以实现充分均匀的浓度分布。
文档编号H01L21/00GK101496137SQ200680021901
公开日2009年7月29日 申请日期2006年4月18日 优先权日2005年4月19日
发明者G·E·霍华德, L·斯万森 申请人:德克萨斯仪器股份有限公司