成像器中将寄生电荷屏蔽在校正像素之外的方法和设备的制作方法

专利名称：成像器中将寄生电荷屏蔽在校正像素之外的方法和设备的制作方法
技术领域：
本发明涉及半导体装置领域，且明确地说，涉及用于图像传感器的经改进的电荷隔 离技术。
技术背景图像传感器一般包含像素单元阵列。每一像素单元包含用于将入射在阵列上的光转 换成电信号的光电转换装置。图像传感器通常还包含用于控制所述阵列的装置且用于将 电信号转换成数字图像的外围电路。图1是典型的CMOS图像传感器IO的一部分的俯视平面框图。图像传感器10包含 布置成列和行(未图示)的像素单元阵列11。阵列11包含位于有源阵列区域12中的像 素单元20 (图2A)和位于暗校正区域13中的用于噪声或暗校正的像素单元20'(图3)。 图2A是典型像素单元20的示意图，且图2B是像素单元20的俯视平面图。暗校正像素 单元20'与有源阵列像素单元20具有相同的结构，并以类似的方式操作。因此，可如图 2A所示来配置暗校正像素单元20'。暗校正区域13类似于有源阵列区域12，只是通过(例如)金属层、黑色滤光片阵 列或任何不透明材料(在图3中描绘为14)来防止光到达暗校正像素单元20'的光电转换 装置。可使用来自暗校正像素单元20'的信号来确定阵列11的暗校正电平，使用暗校正 电平以通过从来自像素单元20 (其用于图像捕获)的信号减去暗校正像素单元20'所产生 的信号来调节图像传感器IO所产生的所得图像。图2A和图2B中所说明的像素单元20是典型的CMOS四晶体管(4T)像素单元。 通常，像素单元20形成于衬底的表面处，如图3中大体上展示。如此项技术中已知，像 素单元20通过接收光的光子并将那些光子转换成电子电荷而起作用。针对此操作，像素 单元20的每一者都包含光电转换装置21，光电转换装置21可以是针扎光电二极管 (pinnedphotodiode)，但可以是光电门、光电导体或其它光敏装置。光电二极管光电转换 装置21通常包含n型光电二极管电荷累积区域22和p型表面层。每一像素单元20还包含转移晶体管27，转移晶体管27在其栅极27a处接收转移控 制信号TX。转移晶体管27连接在光电二极管光电转换装置21与浮动扩散区域25之间。 在操作期间，TX信号激活转移晶体管27，以将电荷从电荷累积区域22转移到浮动扩散区域25。像素单元20进一步包含复位晶体管28，复位晶体管28在其栅极28a处接收复位控 制信号RST。复位晶体管28连接到浮动扩散区域25，且包含通过触点23耦合到电压电 源V^pix的源极/漏极区域60。响应于RST信号，复位晶体管28被激活，并通过电源电 压(例如Vaa^)使扩散区域25复位到预定的电荷电平。源极跟随器晶体管29的栅极29a通过触点23耦合到浮动扩散区域25，源极跟随器 晶体管29接收并放大来自扩散区域25的电荷电平。源极跟随器晶体管29还包含耦合到 电源电压Vaa pix的第一源极/漏极区域60，和连接到行选择晶体管26的第二源极/漏极区 域60。行选择晶体管26在其栅极26a处接收行选择控制信号ROW_SEL。响应于 ROW—SEL信号，行选择晶体管26将像素单元20耦合到列线22，列线22耦合到行选择 晶体管26的源极/漏极区域60。当行选择栅极26a被激活时，输出电压通过列线22从像 素单元20输出。再次参看图1，在阵列11的像素单元响应于入射光而产生电荷后，位于阵列11外围 的电路15读出并处理指示电荷电平的电信号。外围电路15通常包含用于激活阵列ll 的特定行和列的行选择电路16和列选择电路17;和其它外围电路18，其可包含模拟信 号处理电路、模拟到数字转换电路和数字逻辑处理电路。外围电路15可邻近于阵列11 而定位，如图1中所示。为了获得高质量的图像，获得阵列11的准确暗校正电平较为重要。常规的图像传感 器10中遇到的一个问题是进入含有有源阵列像素单元20的阵列的区域12的光子造成 对暗电流像素单元20'所产生的信号的干扰，如图3中所示，图3是越过图1的线X-X所 截得的横截面。通过屏蔽物14将入射光屏蔽在暗校正区域13之外。较长波长的光(例 如，800-1500 pm的近红外或红外光)可能被反射离开衬底5的底部9，并产生也可被暗 校正像素单元20'吸收的载流子B。另外，当非常亮的光入射在邻近于暗校正区域13的 有源阵列像素单元20上时，可能发生模糊现象，且由载流子A表示的来自有源阵列像素 单元20的过量电荷可能行进到邻近的暗校正区域13中的暗校正像素单元20'，并被其吸 收。另外，来自邻近的电路(例如，外围电路15)的过量电荷可能行进到邻近的暗校正 区域13中的像素单元20'，并对其进行干扰。这些原因和其它原因导致不准确的暗校正电平。当暗校正像素单元20'吸收了足够的 载流子时，暗校正像素单元20'所产生的信号将会虚高，使得有源阵列区域12中对应于 这些像素20'中的每一者的行将被过校正。有源阵列区域12中对应于像素20'中每一者的行的信号被减去的量将比实际需用于噪声或暗校正的量大。这导致不准确的暗校正电平, 从而导致行条带效应(row banding)和所得图像的失真。可能在图像中出现较暗的行， 尽管它们响应于较亮的对象而应呈现为亮。因此，具有一种对暗校正像素单元有减少的干扰的经改进图像传感器将是有利的。发明内容本发明的示范性实施例提供一种用于隔离图像传感器的暗校正像素的势垒。所述势 垒包括位于衬底中的电连接到电压源端子的电荷吸收区域。所述电荷吸收区域完全包围 像素阵列的暗校正区域。所述电荷吸收区域吸收由横向扩散、从硅衬底底部反射的近红 外和红外光产生的载流子以及来自其它来源的电荷，所述载流子和电荷可能扩散到暗校 正像素中。此电荷吸收区域防止载流子被吸收到暗校正像素单元中，并造成行条带效应 和其它图像失真效应。


从下文参考附图而提供的对示范性实施例的详细描述中，本发明的前述和其它优点和特征将变得更加明了。图1是常规图像传感器的俯视平面框图；图2A是常规CMOS像素单元的示意图；图2B是图2A的像素单元的俯视平面图；图3是越过线X-X截得的图1的图像传感器的横截面；图4是根据本发明示范性实施例的图像传感器的俯视平面框图；图5是越过线Y-Y截得的图4的图像传感器的实施例的横截面；图6是越过线Y-Y截得的图4的图像传感器的另一实施例的横截面；图7是越过线Y-Y截得的图4的图像传感器的另一实施例的横截面；图8是越过线Y-Y截得的图4的图像传感器的另一实施例的横截面；图9是越过线Y-Y截得的图4的图像传感器的另一实施例的横截面；图IO是根据本发明示范性实施例的处理器系统的框图；以及图11是根据本发明示范性实施例的基于处理器的系统。
具体实施方式
在以下详细描述内容中，对附图进行参考，附图形成详细描述内容的一部分，并说 明可实践本发明的特定实施例。在图式中，在所述若干视图中，相同的参考标号始终描 述大致类似的组件。充分详细地描述这些实施例，使得所属领域的技术人员能够实践本发明，且应了解，可利用其它实施例，且在不脱离本发明的精神和范围的情况下，可作 出结构、逻辑和电气上的改变。术语"晶片"和"衬底"应被理解为包含硅、绝缘体上硅(SOI)或蓝宝石上硅(SOS) 技术、掺杂和未掺杂半导体、由基础半导体基底支撑的外延硅层，和其它半导体结构。 此外，当在以下描述内容中参考"晶片"或"衬底"时，可能已经利用先前的工艺步骤 在基础半导体结构或基底中形成了区域或结。另外，半导体无需是基于硅的，而是可基 于硅锗、锗或砷化镓。术语"像素"或"像素单元"指代含有用于将电磁辐射转换成电信号的光电转换装 置的像素单位单元。参看图式，图4描绘根据本发明示范性实施例构造的图像传感器400的俯视平面图。 图像传感器400包含布置成列和行的像素单元阵列411 。阵列411包含位于有源阵列区域 412中的像素单元420 (图5)，和位于暗校正区域413中的像素单元420'，其用于在具有 额外噪声保护时进行按行噪声或暗校正。在阵列411的像素单元响应于入射光而产生电荷后，位于阵列411外围的电路415 读出并处理指示电荷电平的电信号。外围电路415通常包含用于激活阵列411的特定 行和列的行选择电路416和列选择电路417;和其它外围电路418，其可包含模拟信号处 理电路、模拟到数字转换电路和数字逻辑处理电路。外围电路415可邻近于阵列411而 定位。图像传感器400的配置只是示范性的。因此，图像传感器400无需包含邻近于阵 列411的外围电路415。图5是越过图4的线Y-Y而截得的阵列411的横截面。所述图描绘暗校正区域413 的一部分和有源阵列区域412的一部分。如同暗校正区域13 (图l和图3)，所说明的暗 校正区域413包含暗校正像素单元420'。通过屏蔽物414防止入射光到达暗校正区域413 中的像素单元420'的光电转换装置，屏蔽物414包括(例如)金属层、黑色滤光片阵列 或任何不透明材料。虽然将暗校正区域413展示为具有三个暗校正像素420'，且将有源 阵列区域412展示为具有三个像素420,但应注意，所述说明是经简化的横截面，且本 发明不限于在每一区域中具有三个像素。暗校正区域413和有源阵列区域412两者在需 要或适合图像传感器时，可具有更多或更少的像素。通过形成一个或多个用以吸收由有源阵列像素单元420中的模糊现象所造成的横向 扩散或反射离开硅衬底405的底部409的近红外或红外光产生的载流子的结构，来为暗 校正像素单元420'提供一种针对上文描述的由松散的电荷载流子造成的时域噪声的保护。在图5所描绘的实施例中，存在两组用于吸收载流子的结构。在暗校正像素420'下 形成第一 n型注入物9，以在暗校正像素420'下方提供有效的载流子吸收区域。第一 n 型注入物9将保护暗校正像素免受载流子影响，所述载流子由反射离开硅衬底的硅底部 409的光和由其它来源产生。第二 n型注入物7形成于暗校正像素420'的任一侧上(或围 绕暗校正像素420'的周边)。n阱8也形成于第二n型注入物7周围，使得n阱8与注入 物7接触。此配置提供包围暗校正像素420'的连续n型区域，以提供围绕暗校正像素420' 的有效的载流子吸收区域。第二 n型注入物7的掺杂浓度可比n阱8和第一 n型注入物9的掺杂浓度高，且n 阱8的掺杂浓度可比第一 n型注入物9的掺杂浓度高。第一 n型注入物9为暗校正像素 420'下面的外延层中产生的载流子提供低能存储。因为第二 n型注入物7和n阱8的掺杂 浓度比第一n型注入物9的掺杂浓度高，所以载流子将从第一n型注入物9中溢出，进 入n阱8中，并进入第二 ii型注入物7中。从第二 n型注入物7，通过连接到第二 n型 注入物7的电源Ve。汲取出载流子。第一n型注入物9的掺杂浓度可从每立方厘米约IX 1015个原子到每立方厘米约1Xl(^个原子。n阱8的掺杂浓度可从每立方厘米约1X1016 个原子到每立方厘米约1乂1017个原子。第二 n型注入物7的惨杂浓度可从每立方厘米约 1乂1017个原子到每立方厘米约1X10"个原子。可将掺杂浓度修改且优化成适合像素阵 列的配置的任何浓度。在一个示范性实施例中，将第一n型注入物9形成为具有从约0.8 pm到约1.2 pm(更 优选为1.0 nm)的深度d，且具有约0.5 nm的厚度t。 n阱8可具有约0.5 pm的宽度w。 然而，第一n型注入物9可具有任何深度，且n阱8可具有适合像素阵列的配置的任何 宽度。在本发明的另一实施例中，在图像传感器500的暗校正像素单元520'下形成第一 n 型注入物59，如图6中所示。如同图5—样，应注意，图6中所说明的实施例不限于在 每一区域中具有三个像素。暗校正区域513和有源阵列区域512两者在需要或适合图像 传感器时，可具有更多或更少的像素。在暗校正像素520'下形成第一n型注入物59。第 二n型注入物57形成于暗校正像素520'的任一侧上(或围绕暗校正像素520'的周边)。n 阱58形成于第二 n型注入物57下，使得n阱58与第二 n型注入物57以及第一 n型注 入物59接触。这提供包围暗校正像素单元520'的连续n型区域。可将注入物57、 58和 59形成为具有与上文相对于图6所描述的掺杂浓度不同的惨杂浓度，使得第二 n型注入 物57和n阱58的掺杂浓度比第一 n型注入物59的掺杂浓度的掺杂浓度高。或者，可使它们形成为具有相等或较低的掺杂浓度。因为注入物57、 58和59是电连接的，所以载 流子将从第一n型注入物59流到n阱58中，并进入第二 n型注入物57中，并从第二 n 型注入物57中流出，因为通过连接到第二 n型注入物57的电源Vcc汲取出载流子。图7到图9说明其它示范性实施例。图7说明n阱区域68经形成以使得其底部延伸 到第一 ii型注入物69的最上部分。不同于图6的实施例，n阱68不具有与第一 n型注 入物69的表面接触的表面。图8说明n阱区域78经形成以使得其底部延伸到第一 n型注入物79的最下部分， 且n阱区域78的下部与n型注入物79的外边缘接触。这在暗校正像素单元720'周围形 成连续的ii型区域，且n阱78具有与第一 n型注入物79的表面接触的表面。图9说明与相交n型区域80中的第一 n型注入物89相交的n阱区域88。这围绕暗 校正像素单元820'的侧面和下方形成连续的n型区域。相交n型区域80的掺杂浓度可以 是n阱区域88和第一 n型注入物89的掺杂浓度的总和。在暗校正像素单元与衬底底部之间的n型区域中还可能具有隔开的开口。然而，应 注意，由于电源Vcc通过邻近的区域汲取出载流子，所以暗校正像素单元将完全由n型区 域之间的空间中的耗尽区域包围。因为图5到图9各自的暗校正像素420'、 520'、 620'、 720'、 820'被耗尽区域和/或n 阱和n型注入区域完全包围，由于它们不再与p型衬底405、 505、 605、 705、 805的其 余部分形成连通，所以它们与任何接地源隔离。因此，提供P+触点4以使暗校正区域413、 513、 613、 713、 813接地。应注意，像素单元20、 20'、 420、 420'、 520、 520'、 620、 620'、 720、 720'、 820、 820' 的配置只是示范性的，且如此项技术中已知，可作出各种改变，且图像传感器的像素单 元可具有其它配置。举例来说，尽管结合四晶体管(4T)像素单元20、 20'描述了本发明， 但本发明还可并入到具有不同数目的晶体管的其它像素电路中。在非限制的情况下，此 类电路可包含五晶体管(5T)像素单元、六晶体管(6T)像素单元和七晶体管(7T)或 更多像素单元。所述5T、 6T和7T像素单元将分别通过添加一个、两个或三个晶体管(例 如，快门晶体管(shutter transistor)、转换增益晶体管和抗模糊晶体管中的一者或一者以 上)而不同于4T像素单元。所述电路还可包含三晶体管(3T)像素单元。而且，虽然结合p-n-p型光电二极管作为光电传感器描述了上述实施例，但本发明不 限于这些实施例。本发明还对使用其它类型的光电转换装置的成像器具有适用性。另外， 虽然将上述实施例描述并说明为具有p型衬底和n型注入物，但本发明不限于p型衬底。本发明也可适用于具有p型注入物的n型衬底。图10说明CMOS成像器400的框图。成像器400包含像素阵列411，其具有有源阵 列区域412和暗校正区域413。阵列411中每一行的所有像素由行选择线同时接通，且每 一列的像素由列选择线选择性地输出。针对整个阵列411提供多个行线和列线。行驱动器32响应于行地址解码器30而选择性地激活行线，且列驱动器36响应于列 地址解码器34而选择性地激活列选择线。因此，针对每个像素提供一个行和列地址。 CMOS成像器400由控制电路40以及行和列驱动器电路32、 36操作，控制电路40控制 地址解码器30、 34以用于为像素读出选择适当的行和列线，且行和列驱动器电路32、 36将驱动电压施加到选定行和列线的驱动晶体管。每个列都含有取样电容器，且与列驱动器36相关联的取样和保持(S/H)电路38中 的开关读取每一选定像素的像素复位信号Vm和像素图像信号Vsig。差分放大器42针对 每个像素产生差分信号(Vrst-Vsig)。所述信号由模拟到数字转换器45 (ADC)数字化。 模拟到数字转换器45将经数字化的像素信号供应给图像处理器50，图像处理器50形成 数字图像输出。图11说明基于处理器的系统1000，其包含图4的具有根据本发明实施例的经屏蔽的 暗校正像素单元的图像传感器400。基于处理器的系统1000是具有可包含图像传感器装 置的数字电路的系统的示范。在非限制的情况下，此类系统可包含计算机系统、相机系 统、扫描仪、机器视觉、车辆导航、视频电话、监视系统、自动对焦系统、天体跟踪器 系统、运动检测系统、图像稳定系统和使用成像器的其它系统。基于处理器的系统1000 (例如，相机系统)通常包括中央处理单元(CPU) 1060 (例 如，微处理器)，其经由总线1063与输入/输出(I/O)装置1061通信。图像传感器400 还经由总线1063与CPU 1060通信。基于处理器的系统1000还包含随机存取存储器 (RAM) 1062，且可包含可移除存储器1064 (例如，快闪存储器)，其也可经由总线1063 与CPU 1060通信。图像传感器400可与处理器(例如，CPU、数字信号处理器或微处理 器)组合，具有或不具有与处理器位于单个集成电路上或位于不同芯片上的存储装置。而且应注意，上文描述内容和图式是示范性的，且说明实现本发明的目的、特征和 优点的优选实施例。不希望本发明限于所说明的实施例。在所附权利要求书的精神和范 围内的对本发明的任何修改都应被视为本发明的一部分。
权利要求
1.一种像素阵列，其包括多个有源阵列像素，其位于衬底上；多个暗校正像素，其位于所述衬底上；以及注入区域，其邻近于所述多个暗校正像素，用于吸收载流子。
2. 根据权利要求1所述的像素阵列 压源。
3. 根据权利要求1所述的像素阵列 与所述衬底的底部之间。
4. 根据权利要求1所述的像素阵列 与所述多个有源阵列像素之间。
5. 根据权利要求1所述的像素阵列 之间包括与接地电压的连接。
6. 根据权利要求4所述的像素阵列 连续区域。
7. 根据权利要求4所述的像素阵列其中所述注入区域具有n型导电性，且连接到电 其中所述注入区域至少位于所述多个暗校正像素 其中所述注入区域至少位于所述多个暗校正像素 其进一步在所述多个暗校正像素与所述注入区域 其中所述注入区域是包围所述多个暗校正像素的其中所述注入区域包括位于所述多个暗校正像素 与所述衬底的底部之间的第一区域，和位于所述多个暗校正像素与所述多个有源阵 列像素之间的第二区域。
8. 根据权利要求7所述的像素阵列，其中所述第一区域不连接到所述第二区域。
9. 根据权利要求7所述的像素阵列，其中所述第二区域的掺杂浓度比所述第一区域的 掺杂浓度高。
10. 根据权利要求9所述的像素阵列，其中所述第二区域的掺杂浓度在每立方厘米约1 X 1017个原子到每立方厘米约1 X 1018个原子的范围内，且所述第一区域的掺杂浓度 在每立方厘米约1X10"个原子到每立方厘米约1乂1017个原子的范围内。
11. 根据权利要求7所述的像素阵列，其中所述第二区域在其侧部和底部上具有注入区 域，所述注入区域的掺杂浓度为每立方厘米约1X10"个原子到每立方厘米约IX 1017个原子。
12. 根据权利要求7所述的像素阵列，其中所述第二区域的掺杂浓度与所述第一区域的 掺杂浓度相等。
13. 根据权利要求7所述的像素阵列，其中所述第二区域的掺杂浓度比所述第一区域的掺杂浓度低。
14. 根据权利要求7所述的像素阵列，其中所述第二区域具有隔开的开口。
15. —种图像传感器，其包括有源阵列区域，其位于衬底上，用于从入射光产生图像信号；暗校正区域，其位于所述衬底上，用于产生暗校正信号以校正暗电流和按行时域 噪声；周边隔离结构，其包围所述暗校正区域，用于从所述有源阵列区域吸收来自横向 扩散的载流子；下伏隔离结构，其位于所述暗校正区域与所述衬底的底部之间，用于吸收穿过所 述衬底的下部的载流子。
16. 根据权利要求15所述的图像传感器，其中所述下伏隔离结构是具有第一掺杂浓度 的第一n型注入物。
17. 根据权利要求16所述的图像传感器，其中所述周边隔离结构包括具有第二掺杂浓 度的第二 n注入区域，和在其侧部和底部上包围所述第二 n注入区域的具有第三掺 杂浓度的n阱区域。
18. 根据权利要求15所述的图像传感器，其中所述周边隔离结构与所述下伏隔离结构 接触。
19. 根据权利要求15所述的图像传感器，其中所述周边隔离结构不与所述下伏隔离结 构接触。
20. 根据权利要求17所述的图像传感器，其中所述第一掺杂浓度在每立方厘米约IX 1015个原子到每立方厘米约1 X 1018个原子的范围内，所述第二掺杂浓度在每立方厘 米约1X10卩个原子到每立方厘米约1X10"个原子的范围内，且所述第三掺杂浓度 在每立方厘米约1X10"个原子到每立方厘米约1X10卩个原子的范围内。
21. 根据权利要求15所述的图像传感器，其中所述周边隔离结构连接到电压源。
22. 根据权利要求15所述的图像传感器，其中所述下伏隔离结构具有多个隔开的开口。
23. —种图像处理器系统，其包括处理器；图像传感器，其包括-有源像素单元阵列，其位于衬底上；暗校正区域，其位于所述衬底上；以及注入区域，其邻近于所述暗校正区域，用于吸收载流子。
24. 根据权利要求23所述的图像处理器系统，其中所述注入区域连接到电压源。
25. 根据权利要求23所述的图像处理器系统，其中所述注入区域具有n型导电性。
26. 根据权利要求23所述的图像处理器系统，其中所述注入区域具有不连续的掺杂浓 度，且包括具有第一掺杂浓度的至少一个第一区段和具有第二掺杂浓度的第二区 段。
27. 根据权利要求26所述的图像处理器，其中所述第一掺杂浓度高于所述第二掺杂浓 度。
28. 根据权利要求23所述的图像处理器，其中所述注入区域具有至少一个开口。
29. —种形成像素阵列的方法，所述方法包括以下动作-提供衬底； 形成有源像素阵列；在所述有源像素阵列的至少一侧上形成多个暗校正像素； 在所述多个暗校正像素下在所述衬底中形成水平掺杂注入物； 在所述多个暗校正像素与所述有源像素阵列之间，围绕所述多个暗校正像素的周 边在所述衬底中形成垂直掺杂注入物；以及 形成使电压源耦合到所述垂直注入物的连接。
30. 根据权利要求29所述的方法，其进一步包括围绕所述垂直掺杂注入物的侧部和底 部并以与之接触的方式形成具有第一导电性的阱的动作。
31. 根据权利要求30所述的方法，其中所述形成水平掺杂注入物和形成所述阱的步骤 包含将所述水平掺杂注入物和所述阱形成为彼此接触。
32. 根据权利要求30所述的方法，其中所述形成水平掺杂注入物和形成所述阱的步骤 包含将所述水平掺杂注入物形成为不与所述阱接触。
33. 根据权利要求29所述的方法，其中所述形成水平掺杂注入物和形成所述阱的步骤 包含将所述水平掺杂注入物和所述阱形成为彼此不接触。
34. 根据权利要求30所述的方法，其中所述第一导电性是n型导电性。
35. 根据权利要求30所述的方法，其中所述第一导电性是p型导电性。
36. —种像素阵列，其包括多个有源阵列像素，其位于衬底上；多个暗校正像素，其位于所述衬底上；底部区域，其在所述衬底中，位于所述多个暗校正像素下，用于吸收载流子；以及包围区域，其在所述衬底中，包围所述多个暗校正像素，用于吸收载流子。
37. 根据权利要求36所述的像素阵列，其中所述底部区域不连接到所述包围区域。
38. 根据权利要求36所述的像素阵列，其中所述底部区域连接到所述包围区域。
39. 根据权利要求36所述的像素阵列，其中所述底部区域具有多个隔开的开口。
40. 根据权利要求36所述的像素阵列，其中所述包围区域具有拥有第一掺杂浓度的第 一区域和在其侧部和底部上包围所述第一区域的具有第二掺杂浓度的第二区域。
41. 根据权利要求37所述的像素阵列，其中所述第一掺杂浓度大于所述第二掺杂浓度。
全文摘要
一种用于使图像传感器内的暗校正像素与寄生电荷隔离的势垒。所述势垒包括衬底中的电连接到电压源端子的电荷吸收区域。所述电荷吸收区域完全包围像素阵列的暗校正区域。所述电荷吸收区域吸收由横向扩散、从硅衬底底部反射的近红外和红外光以及其它来源产生的载流子。此吸收区域防止载流子被吸收到暗校正像素单元中并导致图像校正失真效应。
文档编号H01L27/146GK101248530SQ200680030694
公开日2008年8月20日 申请日期2006年8月17日 优先权日2005年8月22日
发明者克里斯·S·洪, 卡莱拉贾·钦纳维拉潘, 李季苏, 洪圣国 申请人:美光科技公司