形成至少一层介电层的方法和系统的制作方法

专利名称：形成至少一层介电层的方法和系统的制作方法
技术领域：
本申请涉及半导体领域，更具体地，涉及形成至少一层介电层的方法和 系统。
背景技术：
自从几十年前半导体器件的出现，半导体器件的几何形状在尺寸上显著 减小。现代半导体制造装置一般生产部件尺寸为250nm、 180nm和65nm的 器件，而即将开发和实施的新装置使器件甚至具有更小的几何形状。然而， 小尺寸意味着器件单元必须靠近一起工作，这会增加包括串音和寄生电容的 电干扰机会。
为了减小电干扰的程度，采用介电绝缘材料填充器件单元、金属线和其 它器件部件之间的间隙、沟槽和其它空隙。选择在器件部件之间的空隙中容 易形成并且具有低介电常数(即，k值)的介电材料。具有较低k值的介电 材料有利于最小化串音和RC延时同时减小器件的总体功耗。传统介电材料包括氧化硅，当用传统CVD技术沉积时，氧化硅的平均k值在4.0到4.2之 间。
在形成半导体器件期间，采用氮化硅介电膜作为各种应用中的阻挡层或 蚀刻终止层。氮化硅介电膜具有与诸如低k介电材料的氧化硅不同的蚀刻速 率。氮化硅介电膜可以对诸如其下方的晶体管栅极等结构提供期望的保护。
然而，横跨具有密集并且绝缘的器件的晶片而形成的氮化硅介电膜可能 具有不均匀的厚度，这是不想要的。而且，形成在呈阶梯式高度分布的部分 的底部、侧壁和顶部的氮化硅介电膜的厚度也会不利地影响随后的低-k介电 材料的间隙填充效果。当半导体器件的形状按比例缩小时这种情况变得更

发明内容
根据示例性实施方式， 一种结构的形成方法包括横跨衬底表面形成至少 一个部件。在所述至少一个部件上方形成含氮介电层。以第一速率去除所述 至少一个部件的至少一个侧壁上的第一部分含氮层，以第二速率去除与所述 至少一个部件的底部区域邻近的衬底上方的第二部分含氮层。该第一速率大 于该第二速率。在该含氮介电层上方形成介电层。
根据另一示例性实施方式， 一种晶体管的形成方法包括在衬底上方形成 至少一个晶体管栅极。在所述至少一个晶体管栅极的侧壁上形成至少一个介 电间隔部。在衬底中形成邻近所述晶体管栅极的至少一个接触区域。在所述 至少一个晶体管栅极上方形成含氮介电层。以第一速率去除所述至少一个晶 体管栅极的至少一个侧壁上的第一部分含氮层，以第二速率去除与所述至少 一个晶体管栅极的底部区域邻近的衬底上方的第二部分含氮层，其中该第一 速率大于该第二速率。在该含氮介电层上方形成介电层。
根据一替代实施方式， 一种结构的形成方法包括横跨衬底表面形成至少 一个部件；在所述至少一个部件上方形成第一介电层。在所述第一介电层上 方形成第二介电层。以第一速率去除所述至少一个部件的至少一个侧壁上的 第二介电层的第一部分，以第二速率去除与所述至少一个部件的底部区域邻 近的衬底上方的第二介电层的第二部分，该第一速率大于该第二速率。在蚀 刻后的第二介电层上方形成第三介电层。根据其它示例性实施方式， 一种设备装置包括室。基座设置在该室中， 用来支撑衬底，其中横跨该衬底形成至少一个部件，在所述至少一个部件上 方形成有含氮层。喷头设置在该室中并在该基座的上方。等离子体发生器与 该室相连，其中该等离子体发生器被构造为产生包括氟离子和氢离子的等离 子体。该等离子体被提供到该室中，用于以第一速率去除所述至少一个部件 的至少一个侧壁上的第一部分含氮层，以第二速率去除与所述至少一个部件 的底部区域邻近的衬底上方的第二部分含氮层，该第一速率大于该第二速 率。
关于其它实施方式和特征， 一部分将在下面的说明书中阐明， 一部分对 本领域技术人员来说通过研究本说明书将变得更加明显，或者通过本发明的 实践获知。通过说明书所描述的装置、组合和方法可以实现本发明的特征和 优点。


参照说明书的其它部分和附图，可以实现对本发明的本质和优点的进一 步理解，其中在整个附图中用相似的附图标记表示相似的组成部分。在一些 实施例中，次级标记与附图标记相关。当引用一个不带有次级标记的附图标 记时，这个附图标记意指所有这样的多种相似的组成部分。
图1A-1D是示出在两个晶体管栅极之间填充示例性介电材料的示例性 工艺的示意截面图。
图1E是形成在示例性晶体管上方形成的示例性介电结构的示意截面图。
图2A是示出去除含氮介电层的多个部分的示例性工艺的流程图。
图2B是示出去除含氮介电层的多个部分的另一个示例性工艺的流程图。
图3A是示出示例性薄膜沉积系统的垂直截面图。
图3B是示出薄膜沉积系统的示例性系统监视器/控制器组件的简化图。
图4是示例性蚀刻系统的示意截面图。
具体实施例方式
本发明描述了在至少一个部件(feature)(例如横跨衬底表面形成的晶 体管栅极)上方形成至少一层介电层的系统和方法。介电层经蚀刻处理。蚀刻处理可以期望减小间隙和/或沟槽的纵横比(例如，大约5: 1或更高的纵 横比)。然后可以在蚀刻的介电层上方形成介电层，以使得可以用介电材料 基本无缝地填充这种纵横比的间隙和/或沟槽。
本发明的方法包括横跨衬底表面形成至少一个部件。在至少一个部件上 方形成介电层。以第一速率去除部件拐角周围的第一部分介电层，以第二速 率去除在邻近至少一个部件底部区域的衬底上方的第二部分介电层。在蚀刻 后的介电层上方形成介电层。
示例性工艺
图1A-1D是示出在两个晶体管栅极之间填充示例性介电材料的示例性
工艺的示意截面图。
参见图1A，横跨衬底100的表面形成至少一个部件101。部件101可以 是，例如，晶体管、晶体管栅极、沟槽、开口、间隙、导电线或其它具有纵 横比的部件。晶体管101可以形成在衬底100的上方。衬底可以是例如硅衬 底、m-V族化合物衬底、硅/锗(SiGe)衬底、外延衬底(epi-substrate)、 绝缘体上硅(SOI)衬底、显示器基板例如液晶显示器(LCD)、等离子体 显示器、电致发光(EL)灯显示器或发光二极管(LED)衬底。在一些实施 方式中，衬底100可以是半导体晶片(例如200mm、 300mm、 400 mm等硅 晶片)°
每个晶体管101可以包括形成在衬底100上方的栅极介电层105。晶体 管栅极110形成在栅极介电层105的上方。接触区域120，例如源/漏极区域， 形成在衬底100中并且邻近晶体管栅极110。栅极介电层105可以由，例如， 氧化硅、氮化硅、氮氧化硅、高k介电材料(例如氧化铝(A1203)、氧化铪 (HfD2)、氮氧化铪(HfDN)、硅酸钜(HfSi04)、氧化锆(Zr02)、氮 氧化锆(ZrON)、硅酸锆(ZrSiO》、氧化钇(Y203)、氧化镧(La203)、 氧化铈(Ce02)、氧化钛(Ti02)、氧化钽(Ta205))、其它介电材料或 其各种组合制成。栅极介电层可以通过，例如，化学气相沉积(CVD)工艺、 物理气相沉积(PVD)工艺、其它适于形成栅极介电材料层的半导体工艺或 其各种组合来形成。
晶体管栅极110可以由，例如，多晶硅；非晶硅；金属材料，例如，Ru、 Ti、 Ta、 W、 Hf、 Cu、 Al;金属氮化物；金属氧化物，例如Ru02或Ir02;金属氮化物，例如MoN、 WN、 TiN、 TaN、 TaAlN;栅极硅化物，例如CoSi2 或NiSi;适于用作晶体管栅极的其它金属材料，或其各种组合。在一些实施 方式中，晶体管栅极110可以通过CVD工艺、PVD工艺、电化学电镀工艺、 无电镀工艺或其各种组合形成。
接触区域120可以形成在衬底100内。接触区域120可以具有n型掺杂 剂例如磷和砷或p型掺杂剂例如硼。接触区域120可以通过至少一道注入工 艺形成。在一些实施方式中，接触区域120可以包括至少一个轻掺杂漏极 (LDD)。
再次参见图1A，例如氧化物层113、氮化物层115和氧化物层117的至 少一层介电层形成在晶体管栅极110的侧壁上。可以将氧化物层113、氮化 物层U5和氧化物层117构造为保护晶体管栅极110和/或用作向衬底中注入 离子以形成接触区域120的掩模。在一些实施方式中，氧化物层113、氮化 物层115和氧化物层117可以通过，例如CVD工艺形成。值得注意的是， 多层间隔部只是一个示例性实施方式。在其它的实施方式中可以采用单介电 层间隔部。
在一些实施方式中，晶体管栅极110可以具有大约35纳米(nm)的宽 度和大约100nm的高度。晶体管栅极110之间的空隙可以是大约180 nm。 氧化物层113、氮化物层115和氧化物层117的底部宽度可以是大约35 mn。 值得注意的是，可以采用其它尺寸的晶体管101来实现期望的晶体管。本发 明的范围不限定于此。
在图1B中，至少一层介电层例如介电层125可以形成在晶体管101的 上方。介电层125可以是，例如氮化硅(SiN)层、氮氧化硅(SiON)层、 氮碳化硅(SiCN)层、氧化硅层、碳氧化硅层、碳化硅层、氮硼化硅层、氮 化硼层、其它介电层或其各种组合。
在一些形成含氮介电层的实施方式中，可以由含硅前驱体例如硅烷 (SiH4) 、 二氯硅烷(SiH2Cl2)、三氯硅烷(SiHCl3)、和四氯硅垸(SiCl4)， 和含氮前驱体例如氮气(N2)和氨气(NH3)形成。在其它的实施方式中， 介电层125可以由含硅前驱体例如垸氧基乙硅垸、垸氧基-烷基乙硅垸、垸氧 基-乙酰氧基乙硅烷、和聚硅酸盐；以及含氮前驱体例如氮气和氨气形成。例 如垸氧基乙硅垸可以包括Si2(EtO)6乙氧基乙硅烷、Si2(MeO)6甲氧基乙硅烷和Si6(Me0^2甲氧基环己基硅垸，其中Et表示乙基(C2H6)以及Me表示甲 基(CH3)。在一些实施方式中，垸氧基-烷基乙硅垸可包括Si2(EtO)4(Me)2 四乙氧基二甲基乙硅烷、Si2(EtO)4(Et)2四乙氧基二乙基乙硅垸、Si2(EtO)2(Me)4 二乙氧基-四甲基乙硅烷、Si2(MeO)4(Me)2四甲氧基-二甲基乙硅烷、以及 Si402(Me)8甲基环己基硅烷、Si6(MeO)6(Me)6甲氧基-甲基环己基硅垸、 Si402(H2)4氢环己基硅烷。在一些实施方式中，垸氧基-乙酰氧基乙硅垸可包 括Si2(AcO)6乙酰氧基乙硅烷、Si2(Me)4(AcO)2四甲基-二乙酰氧基乙硅烷和 Si2(Me)2(AcO)4二甲基-四乙酰氧基乙硅烷，其中Ac表示乙酰基。在一些实 施方式中，聚硅酸盐可以包括环戊基硅烷或其它成分()。
再次参见图IB,可以发现介电层125在晶体管101的拐角126周围具 有修剪(pinch-off)轮廓和/或负分布(negativeprofile)。如果形成厚的介电 层125，介电层125的修剪轮廓和/或负分布可能在晶体管101之间产生空隙 或缝隙。在一些实施方式中，晶体管栅极H0上的介电层125的厚度"a"大于 衬底100上的邻近晶体管101底部区域的介电层125的厚度"b"。在另一个实 施方式中，介电层125的厚度"b"大于晶体管101侧壁上的介电层125的厚度 "c"。
参照图1C，蚀刻工艺130可以以第一蚀刻速率去除晶体管101的拐角 126周围的介电层125的第一部分，以第二蚀刻速率去除邻近晶体管101底 部区域127的介电层125的第二部分,其中第一蚀刻速率大于第二蚀刻速率。
在去除介电层125例如氮化硅(SiN)层的多个部分的某些实施方式中， 蚀刻工艺130可以用含氟前驱体例如三氟化氮(NF3)、四氟化硅(SiF4)、 四氟化碳(CF4)、氟化甲垸(CH3F) 、 二氟化甲烷(CH2F2)、三氟化甲烷 (CHF3)、八氟化丙垸(C3F8)、六氟化乙烷(C2F6)、其它含氟前驱体或 其各种组合；以及含氢前驱体例如氢气(H2)、氨气(NH3)、肼(N2H4)、 叠氮酸(HN3)、其他含氢前驱体或其各种组合。在一些实施方式中，蚀刻 工艺130可以具有大约每分钟10标准立方厘米(sccm)和大约每分钟5标 准升(slm)之间的气体流速；在大约100毫托和大约200托之间的处理压 力；在大约5瓦和大约3,000瓦之间的射频(RF)功率以及大约100kHz和 大约64MHz之间的RF。在其它的实施方式中，RF可以在大约400kHz和大 约13.67MHz之间。在一些实施方式中，将NF3、 H2和He提供给外部等离子体发生器用于 产生等离子体，如图2A中步骤210所述。NF3可以具有大约50 sccm的流速； H2可以具有大约300 sccm的流速；He可以具有大约100 sccm的流速。处理 压力是大约3托，RF功率是大约40瓦。在一些实施方式中，可以在被配置 为执行蚀刻工艺130的蚀刻室中产生等离子体。可以按照下述反应式产生等 离子体
NF3 + H2 —NHxFy (或NHxFy HF) +HF+F
然后可以将等离子体导入到用于蚀刻氮化硅层的多个部分的蚀刻室中。 远程产生的等离子体可以与氮化硅相互作用以产生副产物，例如(NF4)2SiF6，
如图2A中步骤220所述。在一些实施方式中，衬底100放置在温度在大约 -IO(TC和大约l，OO(TC之间的基座上方。在其它实施方式中，基座的温度可以 为大约30。C。期望基座的温度可以促进等离子体与氮化硅的相互作用。在一 些实施方式中，等离子体与氮化硅的相互作用可以指蚀刻步骤。蚀刻步骤可 以按照如下反应式所述
NHxFy.HF + SiN— (NF4) 2SiF6+N2+NH3
然后如图2A中步骤230所述，副产物(NF4) 2SiF6经受热处理以分解
和/或升华副产物。在一些实施方式中，可以通过将副产物接近喷头来实现热 处理，其中可操作该喷头以提供大约-50。C到大约l,OOO'C之间的处理温度。 在一实施方式中，处理温度是大约180°C。在其它的实施方式中，热处理可 以通过，例如烤箱、炉子、快速热退火(RTA)装置、或其它热装置来执行。 副产物的分解和/或升华可以如下反应式所述 (NF4) 2SiF6 — SiF4 + NH3 + HF 再次参见图1C，基本可以消除介电层125的修剪轮廓和/或负分布。在 一些形成厚度大约l，OOOA的介电层125的实施方式中，蚀刻工艺130可以 将厚度b减少大约14%，和将厚度c减少大约50%。在形成厚度大约600A 的氮介电层125的其它实施方式中，蚀刻工艺130可以减少大约11%的厚度 b和大约40%的厚度c。由于蚀刻工艺130可以以比邻近晶体管101底部区 域127的介电层125要快的蚀刻速率去除晶体管101的拐角126周围的介电 层125，蚀刻后的介电层125a之间的间隙(图1C所示)的纵横比小于介电 层125之间的间隙(图1B所示)的纵横比。在一些实施方式中，蚀刻工艺130可以以比去除厚度b快的速率去除厚 度a。对厚度a的蚀刻速率与对厚度b的蚀刻速率的比率可以是大约2: 1或 更高。在其它的实施方式中，该比率可以是10: l或更高。在一些实施方式 中，蚀刻工艺130可以以基本等于或快于对厚度b的去除速率来去除此厚度。
对此厚度的蚀刻速率与对厚度b的蚀刻速率的比率可以是大约1: 1更高。 在其它的实施方式中，该比例是大约2: l或更高。
在图1D中，在蚀刻后的介电层125a上方形成介电层135。介电层135 可以由，例如氧化物、氮化物、氮氧化物、低k介电材料、超低k介电材料、 其它介电材料或其各种组合制成。介电层135可以通过，例如CVD工艺、 旋转涂敷工艺、其它适用于形成介电层的方法或其各种组合形成。由于基本 上消除了介电层125的修剪轮廓和负分布(如图1B所示)，期望介电层135 可以填充在蚀刻后的介电层125a之间的间隙中。
再次参见图1D,晶体管101可以是p型金属氧化物半导体场效应晶体 管(MOSFET)。蚀刻后的介电层125a例如含氮层是水平挤压晶体管栅极 110的压縮层。蚀刻后的介电层125a可以感应晶体管栅极110下面的衬底 200中的晶体管101沟道区域中的压縮应变。
还发现厚度b'可以影响PMOSFET的空穴迁移率。厚度b'的增加可以预 期地提高PMOSFET的空穴迁移率。由于蚀刻工艺130可能不会充分地蚀刻 邻近晶体管101底部127的介电层125，蚀刻后的介电层125的残余厚度b' 可以预期地改善PMOSFET的空穴迁移率。在一些实施方式中，蚀刻后的介 电层125a的厚度b'可以是大约600A或更高。因此，厚度b'可以预期地提高 PMOSFET的空穴迁移率并同时减小晶体管101之间的纵横比。
图1E是形成在示例性晶体管上方的示例性介电结构的示意截面图。在 图1E中，介电层140和介电层145可以连续地形成在晶体管101的上方。 在一些实施方式中，介电层140和145是不同的介电层。在其它的实施方式 中，介电层140和145可以相似于上述图1B中的介电层125。在其它的实 施方式中，介电层140和145是SiC层/SiN层、SiCN层/SiN层、SiCN层/SiN 层、BN层/SiN层或其各种组合。
在一些实施方式中，上述参照图1C描述的蚀刻工艺130可以以比去除 与晶体管101底部区域127邻近的介电层145的第二部分要快的速率去除晶2 体管栅极110的上表面上方的介电层145的第一部分。在其它的实施方式中， 蚀刻工艺130还可以去除晶体管栅极110的上表面上方的介电层140的一部 分，而基本不去除与晶体管101底部区域127邻近的介电层。
值得注意的是介电层的数量不限于上述的示例性实施方式所描述的。多 于两层的介电层可以形成在晶体管101的上方，然后将这些介电层进行蚀刻 工艺130以实现蚀刻后的结构的期望纵横比。还应当注意蚀刻工艺130可以 包括用于去除介电层140和/或介电层145的多个部分的单一步骤或多个步 骤。
图2B是示出去除氮碳化硅(SiCN)层的多个部分的示例性工艺的流程 图。在一些实施方式中，介电层125是氮碳化硅层。已经发现，由于碳的存 在，NF3/H2/He前驱体可能不能预期地去除SiCN层。在一些实施方式中，SiCN 层可以在，例如，图2B中步骤240所述的沉积室中被氧化。SiCN层可以被， 例如氧、臭氧、其它含氧气体或其各种组合氧化。氧化之后，SiCN中的碳 可以预期地被去除，SiCN层可以基本上被氧化为氮氧化硅(SiON)层。
再次参见2B，步骤250可以产生含氟等离子体。在一些实施方式中， 步骤250可以与上述图2A中步骤210相似。在其它实施方式中，步骤250 可以用NF3/NH3前驱体产生含氟等离子体。在其它的实施方式中，步骤250 可以使用NF3/H2/He前驱体和MVNH3前驱体产生含氟等离子体。
再次参见图2B，步骤260使含氟等离子体与SiON层的多个部分相互作 用以形成副产物；步骤270热处理副产物来分解或升华副产物。在一些实施 方式中，步骤260和270分别与上述图2A中的步骤220和230相似。
步骤270之后，在蚀刻后的介电层上方可形成介电层。介电层和形成介 电层的方法可以与上述结合图1D所描述的相似。
示例性膜沉积系统
可以沉积介电层的沉积系统可以包括高密度等离子体化学气相沉积 (HDP-CVD)系统、等离子体增强化学气相沉积(PECVD)系统、次大气 压化学气相沉积(SACVD)系统、和热化学气相沉积系统、及其它类型的系 统。可以实现本发明实施方式的CVD系统的具体实例包括CENTURA ULTIMA HDP-CVD室/系统，和PRODUCER PECVD室/系统例如从加 利福尼亚州的圣克拉拉的Applied Materials公司可得到的PRODUCER CeleraTMPECVD。
可以使用本发明示例方法的衬底处理系统的实例包括共同转让的 Lubomirsky等、2006年5月30日提交的，题为"PROCESS CHAMBER FOR DIELECTRIC GAPFILL"的美国临时专利申请No.60/803，499中所示和所述 的，其全部内容通过参考引入其中。其它的示例性系统可以包括美国专利 No.6，387，207和6,830,624所示和所述，其全部内容也通过参考引入其中。
下面参见图3A， CVD系统10的垂直截面示出其具有包括室壁15a和室 盖组件15b的真空或处理室15。 CVD系统10包括用于向衬底(未示出)分 散处理气体的气体分配歧管ll，衬底放置在处理室15中心的加热基座12上。 气体分配歧管11可以由导电材料形成，以用作形成电容等离子体的电极。 在处理期间，衬底(例如，半导体晶片)放置在基座12的平坦(或轻微凸 起)的表面12a上。基座12可以可控地在低负载/无负载位置(图3A所示) 和上方的处理位置(图3A中虚线14所示)之间移动，所述上方的处理位置 非常接近歧管ll。中心板(未示出)包括提供晶片位置信息的传感器。
通过常规的平坦的、圆形气体分配面板13a的穿孔13b将沉积和载体气 体导入到室15中。更具体地，使沉积处理气体通过入口歧管11、通过常规 的冲孔的阻隔板42，然后通过气体分配面板13a中的穿孔13b流入到室中。
在到达歧管11之前，沉积和载体气体从气体源7通过气体供应线路8 进入到混合系统9中，在混合系统9中沉积和载体气体混合，然后送至歧管 11。 一般，每种处理气体的供应线路包括(i )可以用于自动或手动关闭流 入室中的处理气体流的几个安全关断阀(未示出)，和(ii)测量通过供应 线路的气体流量的流量控制器(未示出)。当在处理中使用有毒气体时，几 个安全关断阀设置在常规结构的每条气体供应线路上。
CVD系统10中进行的沉积处理可以是热处理或等离子体增强处理。在 等离子体增强处理中，RF电源44在气体分配面板13a和基座12之间供应 电力，以在面板13a和基座12之间的柱状区域内激励处理气体混合物来形 成等离子体。(该区域将称为"反应区域")。等离子体成分起反应以在基座 12上支撑的半导体晶片表面上沉积期望的膜。RF电源44是混频RF电源， 一般供应13.56 MHz的高RF频率(RF1)和360 KHz的低RF频率(RF2) 的电力来增强导入到真空室15中的反应粒种的分解。在热处理中，不需使用RF电源44，处理气体混合物发生热反应以在支撑在基座12上的半导体 晶片的表面上沉积期望的膜，其中将处理气体混合物进行电阻加热来为反应 提供热能。
在等离子体增强沉积处理期间，等离子体加热整个处理室10，处理室 10包括围绕废气排出通道23和关断阀24的室主体的壁15a。当等离子体没 有导通时或没有处于热沉积处理期间，热的液体循环通过处理室15的壁15a， 以维持室在提高的温度下。未示出剩余处理室壁15a中的通道。用于加热室 壁15a的流体包括典型流体类型，即水基乙二醇或油基传热流体。这种加热 (指通过"热交换"加热)可以有利地减少或消除不期望的反应产物的凝聚并 促进了处理气体挥发产物的消除和可能污染处理的其他污染物的消除(这些 物质本来会凝聚在冷却真空通道的壁上并在没有气体流过期间迁移回到处 理室中)。
残余的没有沉积到层中的气体混合物，包括反应副产物，通过真空泵(未 示出)从室15中排出。具体地，气体通过围绕反应区域的环形、槽状孔排 出，并进入环形排气压力通风部17。通过在室的柱形侧壁15a的顶部(包 括壁上的上部的介电衬套19)与圆形室盖20的底部之间的间隙来限定环形 槽16和压力通风部17。对于在晶片上方获得均匀的处理气体流以在晶片上 沉积均匀的膜，槽孔16和压力通风部17的360度可循环、均匀性和一致性 是非常重要的。
排气压力通风部17的横向扩展部分21下面的气流，从排气压力通风部 17，通过检视端口 (未示出)，通过向下延伸的气体通道23，通过真空关断 阀24(其主体与较下方的室壁15a集成在一起)，进入通过前级管道(foreline) (未示出)与外部真空泵(未示出)相连的排出口25。
利用内嵌单回路的内置式加热器元件来电阻加热基座12的晶片支撑浅 盘(优选铝、陶瓷或其组合)，该加热器元件被构造为以两个并行同心圆环 的形式绕两个整圈。加热器元件的外部趋向邻近于支撑浅盘的周缘，同时内 部在具有较小半径的同心圆环的路径上。通往加热器元件的布线经过基座12 的基杆(stem)。
一般，任何或所有的室衬套、气体入口歧管面板和各种其它反应器硬件 由例如铝、阳极氧化铝或陶瓷制成。这种CVD装置的实例如共同转让的Zhao等、题为"CVD PROCESSING CHAMBER"的美国专利No.5,558，717所描述 的，其全部内容通过参考引入其中。
随着通过机械手刀片(未示出)经室10 —侧的的插入/去除开口 26将晶 片移入/移出室15的主体，升降机械装置和电动机32 (图3A)提升和降低 加热器基座组件12及其晶片升降针12b。电动机32在处理位置14和较低的 晶片加载位置之间提升和降低基座12。连接至供应线路8的电动机、阀或流 量控制器，气体传递系统，节流阀，RF电源44，以及室和衬底加热系统均 由系统控制器通过控制线路36控制，在图中仅示出了其中的一些。控制器 34根据光学传感器的反馈来确定可移动机械组件例如节流阀和衬托器 (susceptor)在控制器34的控制下由适当的电动机移动的位置。
在示例性实施方式中，系统控制器包括硬盘驱动器(存储器38)、软盘 驱动器和处理器37。处理器包括单板机(SBC)、模拟和数字输入/输出板、 接口板和步进电机控制板。CVD系统10的各个部分符合欧洲通用模块(Versa Modular European, VME)标准，该标准限定了板、插件架和接连器的尺寸 和类型。VME标准还可以限定具有16位数字总线和24位地址总线的总线 结构。
系统控制器34控制CVD机器的所有活动。系统控制器执行系统控制软 件，系统控制软件是存储在计算机可读介质例如存储器38中的计算机程序。 优选地，存储器38是硬盘驱动器，但是存储器38还可以是其他类型的存储 器。计算机程序包括规定具体工艺的时间、气体混合物、室压力、室温度、 RF功率水平、衬托器位置和其它参数的指令组。还可以使用存储在其它存 储装置中，例如，软盘或其它适当的驱动器中的其它计算机程序来操作控制 器34。
可以利用通过控制器34执行的计算机程序产品来执行在衬底上沉积膜 的工艺或清洁室15的工艺。可以以任何常规计算机可读程序语言，例如， 68000汇编语言、C 、 C++、 Pascal、 Fortran或其他语言编写计算机程序代码。 适当的计算机程序代码利用常规文本编辑器写成单文件或多文件，并存储或 包含在计算机可用的媒介，例如计算机存储器系统。如果所输入的代码文本 是高级语言形式，编辑代码然后将得到的编译代码与预编译Microsoft Window^的库存程序的目标代码链接。为了执行链接、编译目标代码，系统用户调用目标代码，使计算机系统将该代码加载在存储器中。然后，读取CPU
并执行代码来执行程序中识别的任务。
如图3B所示，用户和控制器34之间的界面通过CRT监视器50a和光 笔50b实现，图3B是衬底处理系统中系统监视器和CVD系统10的简化示 意图，衬底处理系统可以包括一个或多个室。在优选实施方式中，使用两个 监视器50a， 一个安装在干净的室壁上用于操作者，另一个在壁的后面用于 服务技术员。监视器50a同时显示相同的信息，但是仅一个光笔50b被使能。 光笔50b笔尖中的光传感器检测CRT显示器发出的光。为了选择具体的显 示屏或功能，操作者接触显示屏的指定区域并按下笔50b上的按钮。接触区 域改变它的高亮颜色，或显示新的菜单或屏，以确认光笔和显示屏之间的通 信连接。其它的装置，例如键盘、鼠标或其它指示或通信装置，可以替代或 附加于光笔50b来使用以允许用户与控制器34通信。
图3A示出安装在处理室15的盖组件15b上的远程等离子体发生器60， 处理室15包括气体分配面板13a和气体分配歧管11。如图3A中可以清楚 看到的，安装适配器64将远程等离子体发生器60安装在盖组件15b上。适 配器64 —般由金属材料制成。混合装置70与气体分配歧管11 (图3A)的 上游侧相连。混合装置70包括设置在用于混合气体的混合块的槽74内部的 混合嵌入物72。陶瓷绝缘体66放置在安装适配器64和混合装置70 (图6A) 之间。陶瓷绝缘体66可以由陶瓷材料例如A1203 (99%纯度)、Teflon⑧等制 成。当安装混合装置70和陶瓷绝缘体66时，混合装置70和陶瓷绝缘体66 可以形成盖组件15b的一部分。陶瓷绝缘器66使金属适配器66与混合装置 70、气体分配歧管11绝缘，以使盖组件15b中要形成的辅助等离子体的电 势最小化，下面将更加详细描述。三相阀77控制直接或通过远程等离子体 发生器60流向处理室15的处理气体流。
期望远程等离子体发生器60是紧凑的、独立的单元，该单元能够方便 地安装在盖组件15b上并且容易被改型翻新到现有室上而不需要花费大量金 钱和时间去修改。 一个适合的单元是Wobum， Mass的Applied Science and Technology公司市售的的ASTRON⑧发生器。ASTRON⑧发生器用低场环形 等离子体来离解处理气体。在一个实施方式中，等离子体离解的处理气体包 括含氟气体例如NF3和载体气体例如氩，以产生用于清洁处理室15中的膜沉积物的自由氟。
示例性蚀刻系统
可以执行蚀刻处理的蚀刻系统可以包括，例如，加利福尼亚州圣克拉拉
的Applied Materials公司市售的SiConiTM Preclean室/系统。
图4是示例性蚀刻室的示意截面图。蚀刻室400可以包括室壁430。蚀 刻室400可以包括等离子体分配装置410例如向放置在基座420上的衬底 100分散处理等离子体415的管、管道和/或歧管，基座420处于处理室的中 心。蚀刻室400可以通过等离子体分配装置410与等离子体发生器405连接。 等离子体发生器405用以产生等离子体415。衬底100可以通过针440可控 制地在较低位置/接近喷头450的较高位置之间移动。衬底100可以具有部件 101和形成在其上方的介电层125 (图1B中所示)。
在一些实施方式中，等离子体分配装置410可以将例如通过上述图2A 或2B中步骤210或250产生的等离子体415，分别导入到处理室400中。 在一些实施方式中，用于蚀刻等离子体415的供应线路可以包括(i )能够 用于自动或手动关闭流入室的处理等离子体流的安全关断阀(未示出)，和 (ii)测量通过供应线路的等离子体415的流量的流量控制器(未示出)。
再次参见图4，室壁430可以具有充分防止蚀刻剂和/或其上的副产物凝 聚的温度。在一些实施方式中，可以操作基座420来提供大约-10(TC到大约 l，OO(TC之间的期望温度来凝结衬底100表面即衬底100上方的介电层125 上的蚀刻剂。然后，蚀刻剂可以预期地与形成在衬底100上方的介电层125 发生相互作用，以产生上述图2A或2B中产生的副产物。产生副产物之后， 针440可以升降衬底100使其靠近喷头450。可以操作喷头450来提供大约 -5(TC到大约l，OO(TC之间的处理温度。在一些实施方式中，喷头450可以分 别进行上述图2A或2B中的步骤230或270，以分解和/或升华副产物从而 去除介电层125的多个部分。
再次参见图4，可以在蚀刻室400中设置至少一个泵通道460，以预期 地去除副产物和/或分解气体。泵通道460可以与，例如，泵或电动机相连， 以预期地去除副产物。在一些实施方式中，泵通道460可以具有至少一个孔 (未示出)，通过孔可以预期地去除副产物。
在一些实施方式中，RF电源(未示出)可以连接等离子体发生器405来激励包括含氟前驱体和含氢前驱体的处理气体以形成等离子体415。可以 操作RF电源以提供大约5瓦和大约3,000瓦之间的RF功率。RF电源可以 提供大约100 kHz和大约64 MHz之间的RF频率的功率。
系统控制器(未示出)可以控制蚀刻系统的所有活动。系统控制器执行 系统控制软件，系统控制软件是存储在计算机可读介质例如存储器中的计算 机程序。在一些实施方式中，存储器是硬盘驱动器，但是存储器还可以是其 他类型的存储器。计算机程序包括规定具体工艺的时间、气体混合物、室压 力、室温度和其它参数的指令组。还可以使用存储在其它存储装置，例如， 软盘或其它适当的驱动器中的其它计算机程序来操作控制器。
用于蚀刻衬底上方的膜的多个部分的处理可以由上述通过控制器执行 的计算机程序产品来实现。可以以任何常规计算机可读程序语言，例如， 68000汇编语言、C、 C++、 Pascal、 Fortran或其他语言编写计算机程序代码。 适当的计算机程序代码利用常规文本编辑器写成单文件或多文件，并存储或 包含在计算机可用的媒介，例如计算机存储器系统。如果以高级语言写入代 码文本，编辑代码然后将得到的编译代码与预编译Microsoft \\^1^0^@的库存
程序的目标代码链接。为了执行链接、编译目标代码，系统用户调用目标代 码，使计算机系统将该代码加载到存储器中。然后，CPU读取并执行代码 来执行程序中识别的任务。
由已经说明的几个实施方式，本领域技术人员可以理解在不脱离本发明 的精神的条件下，本发明可以有各种修改、替代结构和等效物。另外，为了 避免不必要的复杂化本发明，很多熟知的工艺和元件没有描述。因此，上述 说明不应当被视为对本发明的范围的限制。
在给出数值范围时，可以理解除非上下文清楚地另有规定，还具体公开 了在该范围的上限和下限之间的、 一直到下限的十分之一单位的每个居间 值。在提及范围内的任何提及值或居间值与在提及范围内的任何其它提及值 或居间值之间的每个较小范围也包含在本发明中。这些较小范围的上限和下 限可以独立地包含在该范围中，或者也可以被该范围排除限，其上限和/或下 限都包含在所述较小范围内的每个范围以及其上限和下限都不包含在所述 较小范围内的每个范围也包含在本发明中，且受到在提及范围中被具体排除 的那些的限制。在提及范围包括上限和/或下限时，排除了这些上限/下限的任何一个或两者的范围也包含在本发明中。
如在说明书或所附权利要求所用的，除非上下文清楚地另行规定，否则 名词都包括其复数形式。因此，例如"一种方法"包括一个或多个这种方法，"一 种前驱体"包括本领域技术人员所熟知的一个或多个前驱体和等效物、等等。
而且，当在本说明书或所附权利要求中使用术语"包括"、"包含"等时， 意在具体说明提及的部件、整数、成分或步骤，但它们不排除存在或增加一 个或多个其它部件、整数、成分、步骤、行为或基团。
权利要求
1、一种结构的形成力法，包括横跨衬底表面形成至少一个部件；在所述至少一个部件上方形成含氮介电层；以第一速率去除所述至少一个部件的至少一个侧壁上的第一部分含氮层，以第二速率去除与所述至少一个部件的底部区域邻近的衬底上方的第二部分含氮层，该第一速率大于该第二速率；以及在该含氮介电层上方形成介电层。
2、 根据权利要求1的方法，其中形成至少一个部件包括形成至少一个 晶体管栅极。
3、 根据权利要求2的方法，还包括在衬底中形成与所述至少一个晶体管栅极邻近的至少一个接触区域；以及在所述至少一个晶体管的至少一个侧壁上形成至少一个介电间隔部。
4、 根据权利要求1的方法，其中去除所述第一部分含氮介电层和第二 部分含氮介电层还包括以第三速率去除所述至少一个部件上方的第三部分 含氮介电层，该第三速率与该第二速率的比为大约2: l或更高。
5、 根据权利要求1的方法，其中形成含氮介电层包括形成氮化硅SiN 层或氮氧化硅SiON层。
6、 根据权利要求1的方法，其中形成含氮介电层包括形成氮碳化硅SiCN层。
7、 根据权利要求6的方法，还包括将SiCN层基本上氧化成氮氧化硅层。
8、 根据权利要求1的方法，其中去除多个部分的含氮介电层包括 产生含氟等离子体；使含氟等离子体与该第一部分含氮介电层、第二部分含氮介电层相互作 用以生成副产物；以及热处理该副产物以去除多个部分的含氮介电层。
9、 根据权利要求8的方法，其中利用选自三氟化氮NF3、四氟化硅SiF4、 四氟甲垸CF4、氟化甲烷CH3F、 二氟甲烷CH2F2、三氟甲烷CHF3、八氟丙 烷C3F8和六氟乙烷C2F6组成的集合中的前驱体产生含氟等离子体。
10、 根据权利要求8的方法，其中使含氟等离子体与多个部分的含氮介电层相互作用包括在温度大约在-iocrc到大约i,oocrc之间的基座上放置衬 底。
11、 根据权利要求8的方法，其中热处理副产物包括升华该副产物。
12、 根据权利要求8的方法，其中热处理副产物具有大约-5(TC到大约 1，000。C之间的处理温度。
13、 根据权利要求8的方法，还包括升降衬底以使其靠近喷头。
14、 一种晶体管的形成方法，包括 在衬底上方形成至少一个晶体管栅极；在所述至少一个晶体管栅极的侧壁上形成至少一个介电间隔部； 在衬底中形成邻近所述晶体管栅极的至少一个接触区域； 在所述至少一个晶体管栅极上方形成含氮介电层；以第一速率去除所述至少一个晶体管栅极的至少一个侧壁上的第一部 分含氮层，以第二速率去除与所述至少一个晶体管栅极的底部区域邻近的衬 底上方的第二部分含氮层，其中该第一速率大于该第二速率；以及在该含氮介电层上方形成介电层。
15、 根据权利要求14的方法，其中形成含氮介电层包括形成氮化硅SiN 层或氮氧化硅SiON层。
16、 根据权利要求14的方法，其中形成含氮介电层包括形成氮碳化硅 SiCN层。
17、 根据权利球16的方法，还包括将SiCN层充分氧化成氮氧化硅层。
18、 根据权利要求14的方法，其中去除第一部分含氮介电层和第二部 分含氮介电层包括产生含氟等离子体；使含氟等离子体与该第一部分含氮介电层、第二部分含氮介电层相互作 用以生成副产物；以及热处理该副产物以去除该第一部分含氮介电层和第二部分含氮介电层。
19、 根据权利要求18的方法，其中利用选自三氟化氮NF3、四氟化硅 SiF4、四氟甲烷CF4、氟化甲烷CHsF、 二氟甲垸CH2F2、三氟甲烷CHF3、八 氟丙垸C3F8和六氟乙烷C2F6组成的集合中的前驱体产生含氟等离子体。
20、 根据权利要求18的方法，其中使含氟等离子体与多个部分的含氮 介电层相互作用包括在温度大约-100。C到大约l，OO(TC之间的基座上放置衬 底。
21、 根据权利要求18的方法，其中热处理副产物包括升华该副产物。
22、 根据权利要求18的方法，其中热处理副产物具有大约在-5(TC到大 约l，OO(TC之间的处理温度。
23、 根据权利要求18的方法，还包括升降该衬底以使其靠近喷头。
24、 一种结构的形成方法，包括 横跨衬底表面形成至少一个部件； 在所述至少一个部件上方形成第一介电层； 在所述第一介电层上方形成第二介电层；以第一速率去除所述至少一个部件的至少一个侧壁上的第二介电层的 第一部分，以第二速率去除与所述至少一个部件的底部区域邻近的衬底上方 的第二介电层的第二部分，该第一速率大于该第二速率；以及在蚀刻后的第二介电层上方形成第三介电层。
25、 根据权利要求24的方法，其中去除第二介电层的第一部分和第二 部分还包括以第三速率去除所述至少一个部件上方的第二介电层的第三部 分，该第三速率与该第二速率的比为大约2: l或更高。
26、 根据权利要求24的方法，其中去除第二介电层的第一部分和第二 部分还包括在基本上不去除与所述至少一个部件的底部区域邻近的第一介 电层的条件下，去除所述至少一个部件上方的第一介电层的一部分。
27、 根据权利要求24的方法，其中该第一介电层包括碳化硅层、氮碳 化硅层、氮硼化硅层、氮化硼层、氧化硅层、碳氧化硅层和氮氧化硅层中的 至少之一，该第二介电层包括氮化硅层。
28、 根据权利要求24的方法，其中去除第二介电层的第一部分和第二 部分包括产生含氟等离子体；使含氟等离子体与该第二介电层的第一部分和第二部分相互作用以生 成副产物；以及热处理该副产物以去除该第二介电层的第一部分和第二部分。
29、 根据权利要求28的方法，其中利用选自三氟化氮NF3、四氟化硅 SiF4、四氟甲垸CF4、氟化甲烷CH3F、 二氟甲垸CH2F2、三氟甲烷CHF3、八氟丙垸QF8和六氟乙烷C2F6组成的集合中的前驱体产生含氟等离子体。
30、 根据权利要求28的方法，其中使含氟等离子体与介电层的第一部 分和第二部分相互作用包括在温度大约-10(TC到大约l,OO(TC之间的基座上 放置衬底。
31、 根据权利要求28的方法，其中热处理副产物包括升华该副产物。
32、 根据权利要求28的方法，其中热处理副产物具有大约-50'C到大约 l，OO(TC之间的处理温度。
33、 根据权利要求28的方法，还包括升降该衬底以使其靠近喷头。
34、 一种设备，包括 室；基座，其设置在该室中，用来支撑衬底，其中横跨该衬底形成至少一个 部件，在所述至少一个部件上方形成有含氮层； 喷头，设置在该室中并在该基座的上方；与该室相连的等离子体发生器，其中该等离子体发生器被构造为产生包 括氟离子和氢离子的等离子体，该等离子体被提供到该室中，用于以第一速 率去除所述至少一个部件的至少一个侧壁上的第一部分含氮层，以第二速率 去除与所述至少一个部件的底部区域邻近的衬底上方的第二部分含氮层，该 第一速率大于该第二速率。
35、 根据权利要求34的设备，还包括连接在该等离子体发生器与该室 之间的等离子体分配装置。
36、 根据权利要求34的设备，还包括设置在该衬底下方的至少一个针， 其中所述至少一个针可操作为朝向该喷头升降该衬底。
37、 根据权利要求34的设备，还包括在该室中的至少一个泵通道。
38、 根据权利要求34的设备，其中该基座可操作为提供大约-10(TC到大 约l，OOO'C之间的温度。
39、 根据权利要求34的设备，其中该喷头可操作为提供大约-5(TC到大 约l,OOO'C之间的温度。
全文摘要
本发明提供形成至少一层介电层的方法和系统。其中一种结构的形成方法，包括横跨衬底表面形成至少一个部件；在所述至少一个部件上方形成含氮介电层；以第一速率去除所述至少一个部件的至少一个侧壁上的第一部分含氮层，以第二速率去除与所述至少一个部件的底部区域邻近的衬底上方的第二部分含氮层，该第一速率大于该第二速率；以及在该含氮介电层上方形成介电层。
文档编号H01L21/31GK101425458SQ20081017114
公开日2009年5月6日 申请日期2008年10月22日 优先权日2007年10月22日
发明者伊沙姆·迈'萨德, 卢欣亮, 夏立群, 梅 张, 德里克·R·维迪, 杨海春, 米哈拉·鲍尔西努, 维克多·恩古源, 高乾泰 申请人:应用材料股份有限公司