专利名称：提高通孔尺寸均匀度的方法
技术领域：
本发明涉及集成电路制造技术，具体涉及提高通孔尺寸均匀度的方法。
背景技术：
目前，集成电路技术已经进入超大规模集成电路时代，随着集成电路的工艺尺寸 向65纳米乃至更精细的结构发展，对于从晶圆(wafer)加工到各种后续处理工艺都提出了 更高更细致的技术要求。 打开抗反身寸涂层(Bottom anti-reflection coating layer, Bare layer)是当前 wafer加工工艺中常见的一步工序，该工序通常也称为Bare open。进行Bare open之前的 wafer的剖面结构如图1所示 形状类似字母T的灰色区域为Bare layer, Bare layer上方覆盖的为光刻胶 (Photolithogr即hy Resistance,PR) ，Bare layer左右两侧的花格区域为低介电常数材料 (Low k Material, LkM)，最下方的斜线区域为衬底活性区(Active Area, AA);其中，所述 LkM随不同集成电路制造商的配方，其成分略有不同。 现有技术中，首先按照设定图案对PR进行曝光后再进行去胶，之后对暴露出来的 Bare layer采用一步刻蚀法进行Bare open，具体方法为 使用Ar和02的混合气体组成的刻蚀气体对Bare layer进行刻蚀，当将所述LkM 上方的Barc layer完全清除时，终止Bare open工序。 由于要保证对LkM上方的Bare layer清楚得彻底，因此通常情况下该此步Bare open要保证一定程度的过刻蚀(over-etch)，图2所示为实际经过Bare open后得到的 wafer的剖面结构示意图，由图可见，此时LkM中间部分的Bare layer也会被刻蚀掉一部 分，即此时剩余的Bare layer会与两侧的LkM形成一个凹台，通常用该凹台的深度表示剩 余的Bare layer上表面到两侧LkM上表面的距离。 此外，由于所述Ar和02均属于轻分子气体，因此它们的混合气体被注入反应腔 (chamber)的wafer中心位置处进行Bare open时，所述气体会迅速扩散到整个wafer圆 面的边缘处；同时，由于刻蚀时间较短，并不足以使所述刻蚀气体在chamber中达到均匀分 布，在这段时间内通常wafer边缘位置的气体浓度会大于中心位置的气体浓度。这就使得 在一定的刻蚀时间内，wafer边缘位置相比于中心位置，其Bare layer被刻蚀的更多—— 即，wafer边缘位置的Bare layer被刻蚀气体刻蚀掉的更多，相应地其剩余Bare layer与 两侧的LkM形成的凹台的凹陷程度更深。通常将所述剩余Bare layer与两侧的LkM形成 的凹台称为通孔(Via Plug, VP)，凹台的深度(也称为VP的深度)是衡量VP尺寸均匀度 的重要参数，而VP的尺寸均匀度，又进一步对于Barc open之后的后续流程的加工效果具 有关键作用。 可见，采用现有技术中的一步刻蚀法进行Bare open,由于wafer边缘与中心位置 的VP存在显著差异，因此无法保证整片wafer上VP的尺寸均匀度。以一次实际加工所得到 的结果为例，VP的深度在整个wafer上的最大值可以达到2178. 5nm，最小值则为1768. 7nm，平均值约为1966. 7nm，最大最小深度间的差异为409. 8nm，变化范围高达20. 8%，而多次操 作的结果其差异也基本在此范围上下浮动。 Bare open工序之后需要进行的是主刻蚀工序，在该步骤中，用于主刻蚀的刻蚀气 体注入chamber当中，同时对LkM和VP中剩余的Barc layer进行刻蚀。在这一过程中，LkM 的上表面和侧壁同时暴露在刻蚀气体当中，从而所述刻蚀气体对于LkM的刻蚀效果将会非 常显著，使得LkM的侧壁形成"斜坡";此外，刻蚀气体还沿竖直方向对剩余Bare layer的上 表面进行刻蚀，使得剩余的Bare layer的上表面的高度进一步降低。 容易理解，由于一步刻蚀法形成的VP的尺寸均匀度差异很大，因此wafer不同位 置经过主刻蚀后得到的形状差异也会存在巨大的差异。如图3(a)和图3(b)所示，图3(a) 示出的是wafer边缘位置处，经过主刻蚀后其剖面结构的示意图，图3(b)示出的则是wafer 中心位置处，经过主刻蚀后其剖面结构的示意图。 对于wafer边缘位置，由于其VP的凹陷程度更深，LkM的侧壁暴露出来的部分也就 更多，甚至有时会出现经过主刻蚀后，所述LkM侧壁的下端点下探到剩余的Bare layer的 上表面以下的位置，如图3(a)中位置A所示的情况；而对于wafer的中心位置，由于其VP 的凹陷程度较浅，LkM暴露出来的部分相对较少，其经过主刻蚀后的形状如图3(b)所示。
可见，现有技术条件下，由Barc open所造成的VP尺寸均匀度的差异，在经过主刻 蚀之后会变得更加严重，而这将会直接影响最终得到的门电路的电学性能和wafer的良品 率。
发明内容
本发明提供的提高通孔尺寸均匀度的方法，能够提高Bare open得到的通孔的尺 寸均匀度。 为达到上述目的，本发明的技术方案具体是这样实现的 提高通孔尺寸均匀度的方法，用于干法刻蚀打开抗反射涂层的过程，该方法包 括 使用CF4、 Ar和02的混合气体进行刻蚀后； 再使用Ar、 N2和02的混合气体进行刻蚀。 所述使用CF4、 Ar和02的混合气体进行刻蚀包括 所述CF4、 Ar和02的混合气体压强为120毫托，CF4气体的流量为100立方毫米/ 秒，Ar气体的流量为100立方毫米/秒，02气体的流量为4立方毫米/秒，所述混合气体的 刻蚀持续时间为37秒。 所述使用Ar、 N2和02的混合气体进行刻蚀包括 Ar、N2和02的混合气体压强为25毫托，Ar气体的流量为100立方毫米/秒，N2气 体的流量为70立方毫米/秒，02气体的流量为10 15立方毫米/秒，所述混合气体的刻 蚀持续时间为22秒。 由上述的技术方案可见，本发明提供的提高通孔尺寸均匀度的方法，其第一步刻 蚀对于wafer中心位置的刻蚀快于对于wafer边缘位置的刻蚀，且第二步刻蚀对于wafer 边缘位置的刻蚀快于对于wafer中心位置的刻蚀，因此通过两步刻蚀的组合，能够使得在 整个Bare open的过程中，该方法对于wafer中心位置和边缘位置的刻蚀效果基本相同，从而提高了 Bare open过程中通孔的尺寸均匀度，进而提高了最终得到的门电路的电学性能 和wafer的良品率。
图1为现有技术中Bare open之前的wafer剖面结构的示意图。
图2为现有技术中Bare open之后的wafer剖面结构的示意图。
图3 (a)为现有技术中wafer边缘位置经过主刻蚀后剖面结构的示意图。
图3 (b)为现有技术中wafer中心位置经过主刻蚀后剖面结构的示意图。
图4为本发明实施例中提高通孔尺寸均匀度的方法的流程示意图。
具体实施例方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对 本发明进一步详细说明。 本发明提供的提高通孔尺寸均匀度的方法，用于Bare open工序，其流程如图4所 示，其中包括 步骤401 :使用CF4、 Ar和02的混合气体进行初段刻蚀；
步骤402 :使用Ar、 N2和02的混合气体进行后段刻蚀。 其中，所述步骤401将CF4、 Ar和02组成的刻蚀气体注入chamber内的wafer中 心位置处进行刻蚀时，所述气体的密度较大从而相对较重，因此所述刻蚀气体注入chamber 之后从wafer中心位置扩散到边缘的速度相对较慢，而较短的刻蚀时间并不足以使其在 chamber内达到均匀分布。在这种情况下，所述刻蚀气体在wafer中心位置的浓度会大于其 在边缘位置的浓度，使得wafer中心位置的Bare layer被刻蚀掉的厚度大于wafer边缘位 置的Barclayer被刻蚀掉的厚度； 与步骤401相对地，步骤402使用的Ar、N2和02的混合气体，所述气体的密度较小 从而相对较轻，与现有技术的一步刻蚀法中使用的Ar和02的混合气体类似，所述Ar、 N2和 02的混合气体在wafer中心位置的浓度小于其在wafer边缘位置的浓度，从而使得wafer 中心位置的Bare layer被刻蚀掉的厚度小于wafer边缘位置的Bare layer被刻蚀掉的厚 度。 此外，在步骤401中，使用CF4、Ar和02组成的刻蚀气体进行Bare open时，由于所 述刻蚀气体既能够与Bare layer又能够和LkM进行反应，因此在初段刻蚀的过程中必须注 意刻蚀时间不能太长，以免上层的Barc layer被打开后所述刻蚀气体进一步接触到下方的 LkM并对其造成伤害；而在步骤402中，由于所述Ar、 N2和02组成的刻蚀气体则只与Bare layer反应而不会与LkM发生反应，因此用来进行后段刻蚀。 例如，本发明实施例提供一种经过验证的配置方式，但同时应当指出，在实际应用 中，各集成电路制造工艺商可以根据自身的加工工艺要求对所述配置方式进行修改，因此 所述配置方式仅为举例，并不表示对实际应用的限制；此外，为简单起见，对于Barc open 过程中已作为本领域技术人员公知的一些配置参数(例如用于激活刻蚀气体进入等离子 体状态的输入功率、偏置电压等)，则不再一一列出
步骤401所使用的混合气体的配置参数如下
5
CF4、 Ar和02的混合气体压强为120mT (毫托)，CF4气体的流量为100sccm(立方 毫米/秒)，Ar气体的流量为lOOsccm， 02气体的流量为4sccm，所述混合气体的刻蚀持续 时间为37s(秒)； 步骤402所使用的混合气体的配置参数如下 混合气体压强为25mT， Ar气体的流量为100sccm， N2气体的流量为70sccm， 02气 体的流量为10 15sccm，所述混合气体的刻蚀持续时间为22s。 通过执行上述改进后的Bare open流程，仍以一次实际操作的结果为例，VP的深 度在整个wafer上的最大值约为2276. lnm，最小值则为2047. 9nm，平均值约为2156. Onm，最 大最小深度间的差异为228. lnm，变化范围约为10. 6%，而经过多次实验得到的实验结果 基本保持在上述结果附近。显然，相比于现有加工技术，本发明实施例能够显著提高VP尺 寸的均匀度。 综上所述，采用步骤401 402提供的方法进行Bare open,由于步骤401对于 wafer中心位置的刻蚀快于对于wafer边缘位置的刻蚀，且步骤402对于wafer边缘位置 的刻蚀快于对于冊fer中心位置的刻蚀，因此通过两步刻蚀的组合，能够使得在整个Bare open的过程中，该方法对于wafer中心位置和边缘位置的刻蚀效果基本相同，从而提高了 Bare open过程中通孔的尺寸均匀度，进而提高了最终得到的门电路的电学性能和wafer 的良品率。
权利要求
提高通孔尺寸均匀度的方法，用于干法刻蚀打开抗反射涂层的过程，其特征在于，该方法包括使用CF4、Ar和O2的混合气体进行刻蚀后；再使用Ar、N2和O2的混合气体进行刻蚀。
2. 根据权利要求1所述的方法，其特征在于，所述使用CF4、Ar和02的混合气体进行刻 蚀包括所述CF4、 Ar和02的混合气体压强为120毫托，CF4气体的流量为100立方毫米/秒， Ar气体的流量为100立方毫米/秒，02气体的流量为4立方毫米/秒，所述混合气体的刻 蚀持续时间为37秒。
3. 根据权利要求1或2所述的方法，其特征在于，所述使用Ar、 N2和02的混合气体进 行刻蚀包括Ar、N2和02的混合气体压强为25毫托，Ar气体的流量为100立方毫米/秒，N2气体的 流量为70立方毫米/秒，02气体的流量为10 15立方毫米/秒，所述混合气体的刻蚀持 续时间为22秒。
全文摘要
本发明公开了提高通孔尺寸均匀度的方法，用于干法刻蚀打开抗反射涂层的过程，包括使用CF4、Ar和O2的混合气体进行刻蚀后；再使用Ar、N2和O2的混合气体进行刻蚀。本发明提供的提高通孔尺寸均匀度的方法，其第一步刻蚀过程中，对wafer中心位置的刻蚀快于对wafer边缘位置的刻蚀，且第二步刻蚀过程中，对wafer边缘位置的刻蚀快于对wafer中心位置的刻蚀，因此通过两步刻蚀的组合，能够使得在整个Barc open的过程中，该方法对于wafer中心位置和边缘位置的刻蚀效果基本相同，从而提高了Barc open过程中通孔的尺寸均匀度，进而提高了最终得到的门电路的电学性能和wafer的良品率。
文档编号H01L21/311GK101770948SQ200810208078
公开日2010年7月7日 申请日期2008年12月29日 优先权日2008年12月29日
发明者张海洋, 赵林林, 陈海华, 黄怡 申请人:中芯国际集成电路制造(上海)有限公司