专利名称：轻掺杂离子注入方法和i/o金属氧化物半导体场效应管的制作方法
技术领域：
本发明涉及制造技术领域，特别涉及一种轻掺杂离子注入方法和I/O金属氧化物
半导体场效应管。
背景技术：
轻掺杂离子注入用以形成轻掺杂区，所述轻掺杂区包含轻掺杂漏注入(Lightly Doped Drain, LDD)区及袋式(Pocket)离子注入区，所述轻掺杂区用于定义MOS器件的源 漏扩展区。LDD杂质位于栅极下方紧贴沟道区边缘，Pocket杂质位于LDD区下方紧贴沟道 区边缘，均为源漏区提供杂质浓度梯度。 离子注入是将改变导电率的掺杂材料引入基底的标准技术。在离子注入系统中， 所需要的掺杂材料在离子源中被离子化，离子被加速成具有规定能量的离子束后被引向基 底的表面，离子束中的高能离子得以渗入材料并且被镶嵌到材料的晶格之中。
以形成LDD区为例，利用现有工艺进行轻掺杂离子注入的步骤包括如图1所示， 提供基底10，所述基底10包含至少两个分立的芯片，各所述芯片均包含核心器件区12和位 于其外围的输入输出器件区14，各器件之间形成有浅沟槽隔离区16 ;如图2所示，在所述基 底10上形成栅极20 ;如图3所示，对所述栅极20执行再氧化(reoxidation)操作，以修复 其侧壁；在经历所述再氧化操作后，在所述基底10及栅极20的表面形成氧化层22 ;如图4 所示，顺序执行核心器件区12和输入输出器件区14内的离子注入操作，并形成离子注入界 面42和44。 实践中，一套完整的集成电路包含至少一个核心器件(Core device)和至少一个 输入输出器件(I/0器件，10 device)，所述核心器件形成于核心器件区内，所述输入输出器 件形成于输入输出器件区内，所述输入输出器件的工作电压(如为1.8V或3. 3V)高于所述 核心器件的工作电压(如为1.0V);高工作电压易造成在输入输出器件内结和沟道区的交 界边缘处形成有高电场，电子在移动的过程中将受此高电场加速成为高能粒子，所述高能 粒子碰撞产生电子_空穴对(称为热载流子)，所述热载流子从电场获得能量，可进入栅氧 化层或栅极中，继而影响器件的阈值电压控制以及跨导的漂移，即产生热载流子效应。如何 抑制所述热载流子效应的发生一直是业界追求的目标。 如，2006年9月27日公开的公告号为"CN1277305C"的中国专利中提供了一种 CMOS制造中改进热载流子效应的工艺集成方法，通过在栅氧化工艺前及晶体管栅多晶图形 定义完成后分别增加热氧化工艺，以有效减少栅氧化层内的界面陷阱，特别是漏端靠近多 晶边缘的氧化层界面陷阱，从而降低热载流子在栅氧内被捕获的几率，改善热载流子效应。 但是，应用此方法抑制所述热载流子效应时需增加工艺步骤，影响生产效率。
此外，2005年6月15日公开的公告号为"CN1627532A"的中国专利申请中提供了 一种减小热载流子效应的I/O NMOS器件，所述器件包括硅基底、基底的上部两侧具有源区 及漏区、硅基底的中间部上方处具有栅氧化层，栅氧化层上具有多晶硅层，多晶硅及栅氧化 层的两侧具有侧墙，特别地，基底的中间部位置比源区及漏区略高。通过采用以上设置，使
3漏电压引起的沟道横向电场的峰值点就会远离沟道表面，可有效减小热载流子向栅氧化层的注入，同时减小沟道内的峰值电场值，以显著改善热载流子效应，提高器件寿命，进而保证器件的高可靠性。但是，应用此方法抑制所述热载流子效应时会造成栅氧化层结构的改变，影响后续工艺。
发明内容
本发明提供了一种轻掺杂离子注入方法，可减少热载流子效应的发生；本发明提
供了一种输入输出金属氧化物半导体场效应管，其具有结深h大于在同一离子注入条件下
获得的符合产品要求的结深h。的轻掺杂漏区。
本发明提供的一种轻掺杂离子注入方法，包括 提供基底，所述基底包含核心器件区和位于其外围的输入输出器件区； 在所述基底上形成栅极； 执行输入输出器件区轻掺杂离子注入； 对所述栅极执行再氧化操作； 执行核心器件区轻掺杂离子注入。 可选地，所述轻掺杂离子注入包含轻掺杂漏注入和袋式离子注入。
本发明提供的一种轻掺杂离子注入方法，包括 提供基底，所述基底包含核心器件区和位于其外围的输入输出器件区；
在所述基底上形成栅极并对所述栅极执行再氧化操作；
执行输入输出器件区轻掺杂离子注入； 对经历输入输出器件区轻掺杂离子注入操作的基底执行无氧热处理操作；
执行核心器件区轻掺杂离子注入。 可选地，所述轻掺杂离子注入包含轻掺杂漏注入和袋式离子注入；可选地，执行所述无氧热处理操作时，热处理腔室内包含^或He ;可选地，执行所述无氧热处理操作时的温度范围与执行所述栅极的再氧化操作时的温度范围相同。 本发明提供的一种输入输出金属氧化物半导体场效应管，包括基底、形成于所述基底上的栅极，及，位于所述基底内且环绕所述栅极的轻掺杂区，所述轻掺杂区的结深h大于在同一离子注入条件下获得的符合产品要求的结深h。。 可选地，所述离子注入条件包括离子注入的能量、剂量、注入离子的类型及基底表面形貌。 与现有技术相比，上述技术方案具有以下优点 上述技术方案提供的轻掺杂离子注入方法，通过在执行所述栅极的再氧化操作之前，执行输入输出器件区轻掺杂离子注入操作；可利用执行所述再氧化操作时的温度，增强输入输出器件区内注入离子的注入扩散，使得在输入输出器件区内形成具有更高结深的轻掺杂区，进而使抑制热载流子效应的发生成为可能；且不影响核心器件区内的注入离子；此外，也无需增加工艺步骤； 上述技术方案提供的轻掺杂离子注入方法，通过首先执行输入输出器件区轻掺杂离子注入操作，继而，对经历输入输出器件区轻掺杂离子注入操作的基底执行无氧热处理操作；可利用执行所述无氧热处理操作时的温度，增强输入输出器件区内注入离子的注入扩散；使得在输入输出器件区内形成具有更高结深的轻掺杂区，进而使抑制热载流子效应 的发生成为可能；且不影响核心器件区内的注入离子；此外，还可使增加的热处理操作对 已经历再氧化操作的栅极造成的影响尽量小； 上述技术方案提供的输入输出金属氧化物半导体场效应管，通过使其内轻掺杂区 的结深h大于在同一离子注入条件下获得的符合产品要求的结深h。，可利用此具有更高结 深的轻掺杂区，使抑制热载流子效应的发生成为可能。
图1为现有技术中的基底结构示意图； 图2为现有技术中形成栅极后的基底结构示意图； 图3为现有技术中对栅极执行再氧化操作后的基底结构示意图； 图4为现有技术中执行轻掺杂离子注入后的基底结构示意图； 图5为本发明第一实施例中的基底结构示意图； 图6为本发明第一实施例中的形成栅极后的基底结构示意图； 图7为本发明第一实施例中的执行输入输出器件区轻掺杂离子注入后的基底结 构示意图； 图8为本发明第一实施例中的对栅极执行再氧化操作后的基底结构示意图；
图9为本发明第一实施例中的执行核心器件区轻掺杂离子注入后的基底结构示 意图； 图10-图11为说明应用本发明优选实施例与应用现有技术获得的器件的电性对 比示意图； 图12-图13为说明应用本发明优选实施例时的寿命检测过程示意图。
具体实施例方式
尽管下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施 例，应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。 因此，下列的描述应当被理解为对于本领域技术人员的广泛教导，而并不作为对本发明的 限制。 为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能 和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开 发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的 限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费 时间的，但是对于本领域技术人员来说仅仅是常规工作。 在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要 求书本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非 精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。 通常，器件内结和沟道区的交界边缘处形成的高电场，使得电子在移动的过程中 将受此高电场加速成为高能粒子，所述高能粒子碰撞产生电子_空穴对(称为热载流子)， 所述热载流子从电场获得能量，可进入栅氧化层或栅极中，继而影响器件的阈值电压控制以及跨导的漂移，即产生热载流子效应。如何抑制所述热载流子效应的发生历来是业界追求的目标。当前，业界公认，在器件内结和沟道区的交界边缘处形成的高电场会随着轻掺杂区结深的增加而发生变化，由此，如何增加器件轻掺杂区的结深成为抑制所述热载流子效应的指导方向。 在器件的实际工作过程中，位于输入输出器件区的器件的工作电压通常高于位于非输入输出器件区的器件的工作电压，即输入输出器件的工作电压通常高于核心器件的工作电压，使得所述热载流子效应多在所述输入输出器件中出现。 通过增加器件轻掺杂区的结深抑制所述热载流子效应时，结深增加的同时，结的
横向尺寸也有相应程度的增加，对于核心器件而言，结的横向尺寸的增加，将导致结和沟道
区的交界边缘向沟道区縮进，伴随着器件临界尺寸的縮小，此縮进将导致沟道区縮短，极易
引发短沟效应，进而影响器件性能。实践中，在核心器件和输入输出器件中所述縮进的程度
大致相等，而由于所述输入输出器件的临界尺寸大于所述核心器件的临界尺寸，使得所述
输入输出器件的沟道区比所述核心器件的沟道区宽，继而，相同的可使所述核心器件引发
短沟效应的縮进量，对所述输入输出器件而言，通常可被忽略，因此，本发明的发明人分析
后认为，如何增加输入输出器件轻掺杂区的结深成为本发明方法解决的主要问题。 为增加输入输出器件轻掺杂区的结深，本发明的发明人经过分析与实践，提供了
一种轻掺杂离子注入方法。 利用本发明提供的方法进行轻掺杂离子注入的步骤包括提供基底，所述基底包含至少两个分立的芯片(die)，各所述芯片均包含核心器件区和位于其外围的输入输出器件区；在所述基底上形成栅极；执行输入输出器件区轻掺杂离子注入；对所述栅极执行再氧化操作；执行核心器件区轻掺杂离子注入。 作为本发明的第一实施例，利用本发明提供的方法进行轻掺杂离子注入的具体步骤包括 首先，提供基底，所述基底包含至少两个分立的芯片，各所述芯片均包含核心器件区和位于其外围的输入输出器件区。 如图5所示，所述基底100为已定义器件有源区并已完成浅沟槽160隔离的基底。所述基底100表面可形成有氧化层(图未示)，所述氧化层既可作为经历后续步骤形成的栅极与所述基底100间的隔离层，又可作为进行轻掺杂区形成过程中保护所述基底不受损伤的保护层。所述氧化层经由热氧化工艺获得。所述热氧化工艺应用高温氧化设备或氧化炉进行。 通常，一套完整的集成电路(如，一个芯片)包含至少一个核心器件和至少一个输入输出器件，所述核心器件形成于核心器件区120内，所述输入输出器件形成于输入输出器件区140内；所述输入输出器件区140位于所述核心器件区120的外围；各所述器件之间通过浅沟槽160隔离。 随后，如图6所示，在所述基底100上形成栅极200。 在所述基底100上形成栅极200的步骤可包括在所述基底100上沉积栅层；形成图形化的抗蚀剂层，所述图形化的抗蚀剂层具有栅极图形；以所述图形化的抗蚀剂层为掩膜，刻蚀所述栅层。 所述栅层材料包含多晶硅(poly)。所述栅层还可包含金属硅化物。所述金属硅化物通过在多晶硅上沉积金属层，继而经历退火过程获得。 实践中，所述形成图形化的抗蚀剂层包含所述抗蚀剂层的涂覆、烘干、光刻、曝光及检测等步骤，相关工艺可应用各种传统的方法，应用的所述抗蚀剂层可选用任何可应用于制程中的抗蚀剂材料，在此均不再赘述。 作为本发明的其他实施例，在形成栅极后的所述基底上形成图形化的抗蚀剂层之前，均可包含为提高所述抗蚀剂层的图形化效果而在所述抗蚀剂层下形成抗反射涂层(ARC)的步骤，如BARC(图未示)。当在形成图形化的抗蚀剂层之前预先形成抗反射涂层时，以所述图形化的抗蚀剂层为掩膜，刻蚀所述栅层的步骤包括以所述图形化的抗蚀剂层为掩膜，形成图形化的所述抗反射涂层；以所述图形化的抗蚀剂层和抗反射涂层为掩膜，刻蚀所述栅层。 传统工艺中，在形成所述栅极后，需顺序对所述栅极执行再氧化操作，以修复利用刻蚀工艺形成所述栅极时对其造成的损伤。本实施例提供的技术方案与传统工艺的区别在于所述再氧化操作不再在形成所述栅极和后续执行轻掺杂离子注入的步骤之间进行，而是移至完成输入输出器件区轻掺杂离子注入操作之后，以利用执行所述再氧化操作时的温度，增强输入输出器件区内注入离子的注入扩散，使得在输入输出器件区内形成具有更高结深的轻掺杂区，进而使抑制热载流子效应的发生成为可能；且不影响核心器件区内的注入离子，也无需增加工艺步骤。 再后，执行输入输出器件区轻掺杂离子注入。 所述轻掺杂离子注入包含轻掺杂漏注入和袋式离子注入。输入输出器件区内的轻掺杂离子注入以所述栅极为掩膜。形成的轻掺杂漏注入界面420及/或袋式离子注入界面440如图7所示。 涉及的离子注入方法可采用任何传统的工艺，在此不再赘述。 具体地，注入剂量可为lel3 lel5原子数/平方厘米(atom/cm2);注入能量可为
5k 10k电子伏特(eV)。 而后，对所述栅极执行再氧化操作。 可采用任何传统的方法执行所述再氧化操作，不再赘述。如图8所示，执行所述再氧化操作后，在所述基底表面形成氧化层220之余，所述输入输出器件区内的轻掺杂漏注入界面422及/或袋式离子注入界面442与执行所述再氧化操作之前的注入界面420和440相比，在深度方向上又有所延伸。 需说明的是，随着临界尺寸的减小，在对所述栅极执行再氧化操作之后、进行核心器件区轻掺杂离子注入之前，通常需预先形成侧墙基层(offset spacer)，用以在器件临界尺寸限制下增大沟道长度，以防止短沟效应的发生；其与栅极共同组成进行核心器件区轻掺杂离子注入时应用的掩膜；作为本发明的其他实施例，形成所述侧墙基层的步骤所涉及的热处理操作利于注入界面422及442在深度方向上的进一步延伸。 作为示例，所述侧墙基层可包含第一侧墙基层和形成于所述第一侧墙基层上的第二侧墙基层；实际生产中，所述第一侧墙基层材料可选为二氧化硅，对于65纳米工艺，所述第一侧墙基层厚度可选为2 4纳米；所述第二侧墙基层材料可选为氮化硅，对于65纳米工艺，所述第二侧墙基层厚度可选为6 8纳米。形成所述侧墙基层300的操作涉及的反应温度可为600 700摄氏度。所述侧墙基层300经历沉积、刻蚀等过程后获得。
7
最后，执行核心器件区轻掺杂离子注入。 所述轻掺杂离子注入包含轻掺杂漏注入和袋式离子注入。核心器件区内的轻掺杂
离子注入操作，以所述栅极为掩膜(或与环绕所述栅极的侧墙基层共同作为掩膜)，形成的
核心器件轻掺杂漏注入界面424及/或袋式离子注入界面444如图9所示。 涉及的离子注入方法可采用任何传统的工艺，在此不再赘述。 具体地，注入剂量可为lel3 lel5原子数/平方厘米(atom/cm2);注入能量可为
5k 10k电子伏特(eV)。 此外，本发明的发明人还提出一种轻掺杂离子注入方法，包括提供基底，所述基
底包含核心器件区和位于其外围的输入输出器件区；在所述基底上形成栅极并对所述栅极
执行再氧化操作；执行输入输出器件区轻掺杂离子注入；对经历输入输出器件区轻掺杂离
子注入操作的基底执行无氧热处理操作；执行核心器件区轻掺杂离子注入。 g卩，通过首先执行输入输出器件区轻掺杂离子注入操作，继而，对经历输入输出器
件区轻掺杂离子注入操作的基底执行无氧热处理操作；可利用执行所述无氧热处理操作时
的温度，增强输入输出器件区内注入离子的注入扩散；使得在输入输出器件区内形成具有
更高结深的轻掺杂区，进而使抑制热载流子效应的发生成为可能；且不影响核心器件区内
的注入离子；此外，还可使增加的热处理操作对已经历再氧化操作的栅极造成的影响尽量小。 所述轻掺杂离子注入包含轻掺杂漏注入和袋式离子注入。执行所述无氧热处理操 作时，热处理腔室内可包含^或He。执行所述无氧热处理操作时的温度范围可与执行所述 栅极的再氧化操作时的温度范围相同，以降低制程的热预算。 综上，本发明的发明人还提供一种输入输出金属氧化物半导体场效应管，包括基 底、形成于所述基底上的栅极，及，位于所述基底内且环绕所述栅极的轻掺杂区，其中，所述 轻掺杂漏区采用上述实施例中涉及的技术方案形成；特别地，所述轻掺杂漏区的结深h大 于在同一离子注入条件下获得的符合产品要求的结深h。。其中，所述离子注入条件包括离 子注入的能量、剂量、注入离子的类型及基底表面形貌。 为验证应用本发明提供的技术方案后器件内热载流子效应的改进效果，本发明的 发明人对应用上述优选方案与应用传统方案获得的形成轻掺杂区后的晶片进行了检测
可见，与应用传统方案相比，应用上述优选方案形成轻掺杂区后，对于确定的饱和 漏电流(Id^)，如图IO所示，器件的截止漏电流(I。ff)明显减小，即，应用上述优选方案可 明显地减小器件的漏电流；而如图11所示，阈值电压(Vt)虽有所增加，但增加幅度非常小； 综上，应用上述优选方案可改善器件的电学性能。 此外，为验证应用本发明提供的技术方案对器件的可靠性的影响，本发明的发明 人还对应用上述优选方案后获得的器件进行了可靠性检测 如图12所示，首先，获取确定器件寿命(lifetime)所需的恶化数据；作为示例，对 工作电压为1. 8V的器件，分别选取Vgl = 2. 3v ;Vdl = 1. 3v ;Vg2 = 2. 5v ;Vd2 = 1. 4v ;Vg3 = 2. 7v ;Vd3 = 1. 5v ;测其在器件漏电流退化10%时所需的时间tpt2、t3(在图12中表现为退
化曲线11、12........16与与退化比率恒定为10%的曲线17的交点的横坐标)； 随后，如图13所示，以Isub\Idsat为横坐标，以V t2、 t3为纵坐标获得器件的寿命 曲线1 (实践中，通常以IsubVv IsubV*t2、 IsubV*t3为纵坐标，)，其中，Isub为衬底电流；w为
8有源区(AA)宽度，在工作电压确定的前提下，均为已知；此后，计算对应工作电压为1.8V
时的IsuAI^t，在所述寿命曲线1中确定对应所述Isub\Idsat时对应的纵坐标，即可得出器件在工作电压下的寿命；作为示例，实践中，器件在工作电压下的寿命需大于O. 2yr(如图13中曲线2所标示)，而应用上述优选方案时，器件在工作电压下的寿命为0. 98yr，大于0. 2yr (即，在图13中，代表在工作电压下的器件的点3位于曲线2之上)；可判定应用上述优选方案可使器件的可靠性符合产品要求。 需强调的是，未加说明的步骤均可采用传统的方法获得，且具体的工艺参数根据产品要求及工艺条件确定。 尽管通过在此的实施例描述说明了本发明，和尽管已经足够详细地描述了实施例，申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此，在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此，可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。
9
权利要求
一种轻掺杂离子注入方法，其特征在于，包括提供基底，所述基底包含核心器件区和位于其外围的输入输出器件区；在所述基底上形成栅极；执行输入输出器件区轻掺杂离子注入；对所述栅极执行再氧化操作；执行核心器件区轻掺杂离子注入。
2. 根据权利要求1所述的轻掺杂离子注入方法，其特征在于所述轻掺杂离子注入包含轻掺杂漏注入和袋式离子注入。
3. —种轻掺杂离子注入方法，其特征在于，包括提供基底，所述基底包含核心器件区和位于其外围的输入输出器件区；在所述基底上形成栅极并对所述栅极执行再氧化操作；执行输入输出器件区轻掺杂离子注入；对经历输入输出器件区轻掺杂离子注入操作的基底执行无氧热处理操作；执行核心器件区轻掺杂离子注入。
4. 根据权利要求3所述的轻掺杂离子注入方法，其特征在于所述轻掺杂离子注入包含轻掺杂漏注入和袋式离子注入。
5. 根据权利要求3所述的轻掺杂离子注入方法，其特征在于执行所述无氧热处理操作时，热处理腔室内包含N2或He 。
6. 根据权利要求3所述的轻掺杂离子注入方法，其特征在于执行所述无氧热处理操作时的温度范围与执行所述栅极的再氧化操作时的温度范围相同。
7. —种输入输出金属氧化物半导体场效应管，包括基底、形成于所述基底上的栅极，及，位于所述基底内且环绕所述栅极的轻掺杂区，其特征在于采用如权利要求1-6中任一项所述的方法形成所述轻掺杂区。
8. 根据权利要求7所述的输入输出金属氧化物半导体场效应管，其特征在于所述轻掺杂区的结深h大于在同一离子注入条件下获得的符合产品要求的结深h。。
9. 根据权利要求8所述的输入输出金属氧化物半导体场效应管，其特征在于所述离子注入条件包括离子注入的能量、剂量、注入离子的类型及基底表面形貌。
全文摘要
一种轻掺杂离子注入方法，包括提供基底，所述基底包含核心器件区和位于其外围的输入输出器件区；在所述基底上形成栅极；执行输入输出器件区轻掺杂离子注入；对所述栅极执行再氧化操作；执行核心器件区轻掺杂离子注入。还提供了一种输入输出金属氧化物半导体场效应管，其具有结深h大于在同一离子注入条件下获得的符合产品要求的结深h0的轻掺杂漏区。可减少热载流子效应的发生。
文档编号H01L29/772GK101764088SQ20081020806
公开日2010年6月30日 申请日期2008年12月25日 优先权日2008年12月25日
发明者李巍 申请人:中芯国际集成电路制造(上海)有限公司