专利名称：半导体器件的阱区的制作方法
技术领域：
本发明关于一种金属氧化物半导体场效应晶体管(MOSFET)， 尤其关于发送体偏置电压到MOSFET的领域。本发明部分揭露用于 在表面阱区发送体偏置电压给MOSFET的对角深阱区。
背景技术：
具有形成于半导体基板上的MOSFET的半导体器件的物理布局 图的产生是一项挑战性的任务。在创造该物理布局图中消耗了大量的 时间与资源。然而，如果新物理布局图使用现有物理布局图的实质部 分，资源的消耗可最小化，例如，如果根据新物理设计的需要利用与 改良具有没有体偏置的MOSFET的现有物理布局图，具有体偏置的 MOSFET的新物理布局图可以较少的费用来实现。不幸的是，改良现 有物理布局图的工艺典型地要求形成一额外的体偏置电压发送层于半 导体器件的表面上，既然现有物理布局图使用绝大部分(如果不是全 部)可利用的表面面积，这会产生严重的问题。
发明内容
本发明提供对角深阱区以用于在表面阱区里发送体偏置电压给金 属氧化物半导体场效应晶体管(MOSFET)。
根据本发明一个方面，提供一种将体偏置电压发送到半导体器件 中的第一传导性的表面阱的方法，所述方法包括在所述半导体器件 的表面之下和所述表面阱之下，形成具有所述第一传导性的次表面网状结构，其中所述次表面网状结构相对于所述表面阱的取向对角地取
向；将所述次表面网状结构与所述表面阱电耦合，以生成传导路径； 以及将所述体偏置电压施加到所述次表面网状结构。
根据本发明另一方面，提供一种将体偏置电压发送到半导体器件 中的第一传导性的表面阱的方法，所述方法包括在所述半导体器件 的表面之下和所述表面阱之下，形成多个平行的具有所述第一传导性 的次表面区，其中每一平行的次表面区相对于所述表面阱的取向对角 地取向；将所述平行的次表面区与所述表面阱电耦合，以生成传导路 径；以及将所述体偏置电压施加到所述平行的次表面区中的至少一个。
根据本发明另一方面，提供一种将体偏置电压发送到半导体器件 中的第一传导性的第一表面阱的方法，所述方法包括在所述半导体 器件的表面之下、在所述第一表面阱之下、以及在第二传导性的第二 表面阱之下，形成具有所述第一传导性的次表面区，其中所述次表面 区相对于所述表面阱的取向对角地取向而不将所述第二表面阱隔离； 将所述次表面区与所述表面阱电耦合，以生成传导路径；以及将所述 体偏置电压施加到所述次表面区。
根据本发明另 一方面，提供一种将体偏置电压发送到半导体器件 中的第一传导性的表面阱的方法，所述方法包括在所述半导体器件 的表面之下和所述表面阱之下，形成具有所述第一传导性的次表面层； 在所述次表面层中形成间隙区，其中所述间隙区相对于所述表面阱的 取向对角地取向；将所述次表面层与所述表面阱电耦合，以生成传导 路径；以及将所述体偏置电压施加到所述次表面层。
根据本发明另一方面，提供一种将体偏置电压发送到半导体器件 中的第一传导性的表面阱的方法，所述方法包括在所述半导体器件 的表面之下和所述表面阱之下，形成具有所述第一传导性的次表面层； 在所述次表面层中形成对角线取向的间隙区，其中所述对角线取向的 间隙区相对于所述表面阱的取向对角地取向；将所述次表面层与所述 表面阱电耦合，以生成传导路径；以及将所述体偏置电压施加到所述 次表面层。根据本发明另一方面，提供一种将体偏置电压发送到半导体器件
中的第一传导性的第一表面阱的方法，所述方法包括在所述半导体 器件的表面之下、在所述第一表面阱之下、以及在第二传导性的第二 表面阱之下，形成具有所述第一传导性的次表面层；在所述次表面层 中形成间隙区，其中所述间隙区相对于所述第 一 表面阱的取向对角地 取向而不隔离所述第二表面阱；将所述次表面层与所述表面阱电耦合， 以生成传导路径；以及将所述体偏置电压施加到所述次表面层。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有 关本发明的详细说明与附图，然而所附图式仅提供参考与说明用，并 非用来对本发明加以限制。
图l为本发明一实施例的形成在N阱上的pFET的俯视图，其绘 示pFET具有施加于其本体B端子的体偏置电压Vnw;
图2绘示本发明一实施例相对定位一N阱与一对角深N阱区于一 半导体器件表面之下；
图3A为本发明实施例的多个N阱与一对角深N阱(DDNW)区
的俯碎见图3B是本发明一实施例的图3A沿箭头399的侧视图； 图4是本发明一实施例的多个N阱与形成网状构造的多个对角深 N阱(DDNW)区的俯浮见图5绘示本发明一实施例具有多个N阱与多个对角深N阱 (DDNW)区形成网状构造的物理布局图。
具体实施例方式
将对本发明的较佳实施例详细使用标号，其例子如下附附图所示， 虽然本发明通过这些实施例进行描述，但是，可以理解的是，这些实 施例不是用于限制本发明于这些实施例，相反，本发明可涵盖使用了 本发明的构思且落入后附权利要求界定的本发明范围内的选择性的、变更的、与等同的实施例。而且，本发明下述详细描述中，很多特定 细节的描述是为了彻底理解本发明，然而，本领域普通技术人员可意 识到本发明没有这些特定的细节也可实施。
尽管本发明的下面描述将会集中在发送体偏置电压给pFET(或P 型MOSFET)，其在使用P型基板与N阱工艺时经由一N型掺杂的 传导次表面区设置在表面N阱上，本发明一样可应用于发送体偏置电 压给nFET (或N型MOSFET)，其在使用N型基板与P阱工艺时 经由一P型掺杂的传导次表面区设置在表面P阱上。
图l为本发明一实施例在使用P型基板与N阱工艺时设置在N阱 10里的pFET 50 (或P型MOSFET )的俯视图，该pFET 50具有施 加于其本体B端子的体偏置电压Vnw。如图1所示，该pFET 50具 有栅极G、漏极D ( P型掺杂)、源极S ( P型掺杂)及本体B端子。 特别是，该本体B端子与N阱IO耦合。该N阱具有N型掺杂。掺杂 有N型掺杂剂的半导体器件区具有一种传导性，而掺杂有P型掺杂剂 的半导体器件区具有另一种传导性。典型的是，在不同的半导体器件
区使用不同的掺杂剂浓度。
该pFET50体偏置以影响其性能。在没有体偏置时，源极S与本 体B端子耦合在一起，而具有体偏置时，源极S与本体B端子没耦合 在一起。如果具有电力调节pFET50的门槛电压水平，体偏置能控制 pFET 50的源极S与本体B端子之间的势差。
在体偏置的情况下，本体B端子接收体偏置电压Vnw。如上所述， 本体B端子与N阱10连接，这样，体偏置电压Vnw施加到N阱10 上。
改良现有的物理布局图，胜于产生全新的半导体器件物理布局图 以支持具有体偏置电压Vnw的pFET50，特别是，可通过使用一对角 深N阱区来发送体偏置电压Vnw到N阱10而来改良现有的物理布局 图，该对角深N阱可作为在N阱下面的传导次表面阱层，这可避免需 要在没有很多自由表面积供额外发送的半导体器件表面上设置另一表 面发送层。特别是，与表面金属层成对比，该体偏置电压Vnw经由一个或多 个对角深N阱区(其为传导次表面阱层)发送到N阱。这种方式的优 点是，典型的在半导体器件的浓密充满的表面积上没有空间供额外的 金属发送层的时候，由于穿过阱的发送信号通常被阱的低录放幅频响 应与潜在高电阻所阻碍的事实，在半导体器件表面下的面积经常未充 分使用。在本发明，胜于传输信号，对角深N阱区用于保持与配送体 偏置电压Vnw。
图2绘示本发明一实施例相对定位一 N阱10 (也称为表面N阱) 与一对角深N阱区20于一半导体器件表面70的下面。该N阱10形 成于半导体器件表面70的下面且具有N型掺杂，该对角深N阱区20 形成于N阱10的下面，这样，对角深N阱区20与N阱IO共享一次 表面传导边界25，其允许对角深N阱区20具有类似于一传导次表面 发送层的功能以发送体偏置电压Vnw到N阱，即，对角深N阱区20 沿次表面传导边界25接触N阱。而且，对角深N阱区20埋在半导体 器件表面70的下面。该对角深N阱区20具有N型掺杂。可以理解的 是，如果使用N型基板与P阱工艺，将利用P型掺杂的对角深阱具有 象一传导次表面发送层的功能以发送体偏置电压到表面P阱。
该次表面传导边界25的规格与尺寸决定了 N阱10与对角深N阱 区20的传导路径的电阻，当次表面传导边界25的尺寸增加，N阱IO 与对角深N阱区20的次表面传导路径的电阻降低以形成一低电阻传 导路径。
如图3A所示，其为本发明一实施例的多个N阱(如N阱1与N 阱2)与一对角深N阱(DDNW)区310的俯^L图。胜于为一连续平 面层，该DDNW区310为一图案化层。如图3A所示，该对角深N阱 区310为一条状，且位于半导体器件的N阱1与N阱2下方。该对角 深N阱区310、 N阱l与N阱2具有N型掺杂。而且，该对角深N阱 区310的方位相对于该N阱1与N阱2在其对角线上或倾斜的。在一 实施例中，该对角深N阱区310与N阱(如N阱l或N阱2)形成一 个大约45度角。可以理解的是，该对角深N阱区310可具有其它配置，且多个对 角深N阱区可图案化成不同的排列。例如，另外的对角深N阱区可定 位与该对角深N阱区310平行且在间隔远离该对角深N阱区310的位 置上。通过转动对角深N阱区310的方位大约90度，也可形成该对 角深N阱区310的转动版，而且该对角深N阱区310与其转动版可排 列成X图案(或十字形图案)于N阱1与N阱2之下。
该对角深N阱区310发送体偏置电压Vnw到N阱1与N阱2， 因此该pFET370可被体偏置。这样，用于该体偏置电压Vnw的端子 可形成于有自由表面积的地方，例如在N阱1、 N阱2或对角深N阱 区310之上。另外，通过防止形成nFET 380于其上的P型区或P阱 区385的隔离，对角深N阱区31(M吏nFET ( N型MOSFET) 380能 以任何方式被体偏置。这样，该对角深N阱区310允许在P阱区385 与形成于对角深N阱区310之下的次表面层之间形成传导路径。而且， 该对角深N阱区310的位置与尺寸基于该N阱与P型区或P阱的分 布状态，目标是提供低电阻传导路径。然而，该对角深N阱区310的 规格与尺寸应避免将P型区或P阱与形成于对角深N阱区310之下的 次表面层隔离。
图3B是本发明一实施例的图3A沿箭头399的侧视图，如图3B 所示，在N阱1与该对角深N阱区310之间形成第一次表面传导边界 396,而且，于N阱2与该对角深N阱区310之间形成第二次表面传 导边界397。该体偏置电压Vnw经由该第一与第二表面传导边界396、 397发送到N阱l与N阱2。
图4是本发明一实施例的多个N阱(如N阱I与N阱2)与形成 网状构造的多个对角深N阱(DDNW)区的俯视图。于此，对角深N 阱区410A、 410B与对角深N阱区412A、 412B、 412C直交，因此， 对角深N阱区410A、 410B、 412A、 412B、 412C形成次表面网状构 造以发送体偏置电压Vnw到N阱1与N阱2，这样，该pFET470可 被体偏置。
相对于N阱1与N阱2的方位，网状构造4卯处于对角线上，在一实施例中，该网状构造490相对于N阱(如N阱1与N阱2)转动 大约45度。每一对角深N阱区412A、 412B、 412C、 410A、 410B呈 条状，具有N型掺杂，且位于半导体器件的N阱1与N阱2之下。可 以理解的是，网状构造4卯也可具有其它配置，例如，相邻对角深N 阱区之间的间隙440A、 440B可在尺寸上进行变化，而且对角深N阱 区与间隙面积430的比例可以变化。
另外，通过防止形成nFET 480于其上的P型区或P阱区485的 隔离，网状构造490使nFET (N型MOSFET) 480能以任何方式被 体偏置。在对角深N阱区之间的区495防止P阱区485的隔离，使P 阱区485与形成于对角深N阱区412A、 412B、 412C、 410A、 410B 之下的次表面层之间能形成一传导路径。在一实施例中，该网状构造 的面积可在对角深N阱区与间隙面积430之间;故等分。
如上所述，用于该体偏置电压Vnw的端子可形成于有自由空间的 地方，例如在N阱1、 N阱2或对角深N阱区412A、 412B、 412C、 410A、 410B之上。而且，该网状构造490的位置与尺寸基于该N阱 与P型区或P阱的分布状态，目标是提供低电阻传导路径。
然而，该网状构造4卯的尺寸应避免将P型区或P阱485与形成 于对角深N阱区之下的次表面层隔离。而且间隙面积430的尺寸设置 可提供在P型区或P阱485与形成于对角深N阱区之下的次表面层之 间的低电阻传导路径，间隙面积430越大，传导路径的电阻越小。另 外，径向扩散与径向损耗能进一步减小间隙面积430，潜在地掐掉该 在P型区或P阱485与形成于对角深N阱区之下的次表面层之间的传 导路径。作为对这种情况的解决方案，在相邻对角深N阱区之间的间 隙440A、 440B做得足够宽以避免掐掉该在P型区或P阱485与形成 于对角深N阱区之下的次表面层之间的传导路径。然而，随着对角深 N阱区的数量与尺寸的提升，由于在N阱区与对角深N阱区之间有更 大与更多次表面传导边界，发送体偏置电压Vnw的传导路径的电阻降 低。因此，在每种i殳计情形，在间隙面积430与对角深N阱区之间存 在一种平衡。图5绘示本发明一实施例具有多个N阱与形成网状构造的多个对 角深N阱(DDNW)区510的物理布局图。如上所述，该多个对角深 N阱(DDNW)区510形成次表面网状构造，其可发送体偏置电压Vnw 到N阱570，且没有将P型区或P阱580与形成于对角深N阱区510 之下的次表面层隔离。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的 技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改 变和变形都应属于本发明的权利要求的保护范围。
权利要求
1.一种将体偏置电压发送到半导体器件中的第一传导性的表面阱的方法，所述方法包括在所述半导体器件的表面之下和所述表面阱之下，形成具有所述第一传导性的次表面网状结构，其中所述次表面网状结构相对于所述表面阱的取向对角地取向；将所述次表面网状结构与所述表面阱电耦合，以生成传导路径；以及将所述体偏置电压施加到所述次表面网状结构。
2. 如权利要求1所述的方法，其中所述次表面网状结构具有N 型掺杂。
3. 如权利要求2所述的方法，其中所述表面阱具有N型掺杂。
4. 如权利要求3所述的方法，其中每一表面阱包括P型金属氧 化物半导体场效应晶体管。
5. 如权利要求1所述的方法，其中所述次表面网状结构具有P 型掺杂。
6. 如权利要求5所述的方法，其中该表面阱具有P型掺杂。
7. 如权利要求6所述的方法，其中每一表面阱包括N型金属氧化物半导体场效应晶体管。
8. —种将体偏置电压发送到半导体器件中的第 一传导性的表面阱的方法，所述方法包括在所述半导体器件的表面之下和所述表面阱之下，形成多个平行 的具有所述第一传导性的次表面区，其中每一平行的次表面区相对于 所述表面阱的取向对角地取向；将所述平行的次表面区与所述表面阱电耦合，以生成传导路径；以及将所述体偏置电压施加到所述平行的次表面区中的至少一个。
9. 如权利要求8所述的方法，其中每一平行的次表面区具有N型掺杂。
10. 如权利要求9所述的方法，其中所述表面阱具有N型掺杂。
11. 如权利要求10所述的方法，其中每一表面阱包括P型金属 氧化物半导体场效应晶体管。
12. 如权利要求8所述的方法，其中每一平行的次表面区具有P 型掺杂。
13. 如权利要求12所述的方法，其中该表面阱具有P型掺杂。
14. 如权利要求13所述的方法，其中每一表面阱包括N型金属 氧化物半导体场效应晶体管。
15. —种将体偏置电压发送到半导体器件中的第一传导性的第一 表面阱的方法，所述方法包括在所述半导体器件的表面之下、在所述第一表面阱之下、以及在 第二传导性的第二表面阱之下，形成具有所述第一传导性的次表面区， 其中所述次表面区相对于所述表面阱的取向对角地取向而不将所述第 二表面阱隔离；将所述次表面区与所述表面阱电耦合，以生成传导路径；以及 将所述体偏置电压施加到所述次表面区。
16. 如权利要求15所述的方法，其中所述次表面区具有N型掺杂。
17. 如权利要求16所述的方法，其中所述第一表面阱具有N型掺 杂，以及其中所述第二表面阱具有P型掺杂。
18. 如权利要求17所述的方法，其中每一第一表面阱包括P型 金属氧化物半导体场效应晶体管。
19. 如权利要求15所述的方法，其中所述次表面区具有P型掺杂。
20. 如权利要求19所述的方法，其中所述第一表面阱具有P型 掺杂，其中所述第二表面阱具有N型掺杂，以及其中每一第一表面阱 包括N型金属氧化物半导体场效应晶体管。
21. —种将体偏置电压发送到半导体器件中的第一传导性的表面 阱的方法，所述方法包括在所述半导体器件的表面之下和所述表面阱之下，形成具有所述 第一传导性的次表面层；在所述次表面层中形成间隙区，其中所述间隙区相对于所述表面 阱的取向对角地取向；将所述次表面层与所述表面阱电耦合，以生成传导路径；以及将所述体偏置电压施加到所述次表面层。
22. 如权利要求21所述的方法，其中所述次表面层具有N型掺杂。
23. 如权利要求22所述的方法，其中所述表面阱具有N型掺杂。
24. 如权利要求23所述的方法，其中每一表面阱包括P型金属 氧化物半导体场效应晶体管。
25. 如权利要求21所述的方法，其中所述次表面层具有P型掺杂。
26. 如权利要求25所述的方法，其中该表面阱具有P型掺杂。
27. 如权利要求26所述的方法，其中每一表面阱包括N型金属 氧化物半导体场效应晶体管。
28. —种将体偏置电压发送到半导体器件中的第一传导性的表面 阱的方法，所述方法包括在所述半导体器件的表面之下和所述表面阱之下，形成具有所述 第一传导性的次表面层；在所述次表面层中形成对角线取向的间隙区，其中所述对角线取 向的间隙区相对于所述表面阱的取向对角地取向；将所述次表面层与所述表面阱电耦合，以生成传导路径；以及将所述体偏置电压施加到所述次表面层。
29. 如权利要求28所述的方法，其中所述次表面层具有N型掺杂。
30. 如权利要求29所述的方法，其中所述表面阱具有N型掺杂。
31. 如权利要求30所述的方法，其中每一表面阱包括P型金属 氧化物半导体场效应晶体管。
32. 如权利要求28所述的方法，其中所述次表面层具有P型掺杂。
33. 如权利要求32所述的方法，其中该表面阱具有P型掺杂。
34. 如权利要求33所述的方法，其中每一表面阱包括N型金属 氧化物半导体场效应晶体管。
35. —种将体偏置电压发送到半导体器件中的第 一传导性的第一 表面阱的方法，所述方法包括在所述半导体器件的表面之下、在所述第一表面阱之下、以及在 第二传导性的第二表面阱之下，形成具有所述第一传导性的次表面层；在所述次表面层中形成间隙区，其中所述间隙区相对于所述第一 表面阱的取向对角地取向而不隔离所述第二表面阱；将所述次表面层与所述表面阱电耦合，以生成传导路径；以及将所述体偏置电压施加到所述次表面层。
36. 如权利要求35所述的方法，其中所述次表面层具有N型掺杂。
37. 如权利要求36所述的方法，其中所述第 一表面阱具有N型掺 杂，以及其中所述第二表面阱具有P型掺杂。
38. 如权利要求37所述的方法，其中每一第一表面阱包括P型 金属氧化物半导体场效应晶体管。
39. 如权利要求35所述的方法，其中所述次表面层具有P型掺杂。
40. 如权利要求39所述的方法，其中所述第一表面阱具有P型 掺杂，其中所述第二表面阱具有N型掺杂，以及其中每一第一表面阱 包括N型金属氧化物半导体场效应晶体管。
全文摘要
本发明涉及半导体器件的阱区。本发明提供对角深阱区以用于在表面阱区里发送体偏置电压给金属氧化物半导体场效应晶体管(MOSFET)。具体的，本发明提供了一种将体偏置电压发送到半导体器件中的第一传导性的表面阱的方法，所述方法包括在所述半导体器件的表面之下和所述表面阱之下，形成具有所述第一传导性的次表面网状结构，其中所述次表面网状结构相对于所述表面阱的取向对角地取向；将所述次表面网状结构与所述表面阱电耦合，以生成传导路径；以及将所述体偏置电压施加到所述次表面网状结构。
文档编号H01L27/02GK101604663SQ200910140938
公开日2009年12月16日 申请日期2003年12月29日 优先权日2002年12月31日
发明者詹姆斯·B·伯尔, 迈克·飞尔汗 申请人:全美达股份有限公司