专利名称：在半导体器件中形成铜布线的方法
技术领域：
本发明涉及一种在半导体器件中形成铜布线的方法，特别涉及这样的一种在半导
体器件中形成铜布线的方法，其在形成铜布线的单镶嵌工艺中能防止铜布线之间的短路。
背景技术：
随着半导体器件的尺寸日益减小，金属布线的横截面也日益减小，于是电流密度 增加。这就导致了因电迁移(EM)而产生的金属布线的低可靠性的严重问题。因此，具有出 色的可靠性和比铝更低的特定电阻率的铜可用作金属布线的材料。 但是，因为生产高挥发性(highly-volatile)的化合物存在困难，所以不能用干 蚀刻工艺制造铜布线。因此，主要用镶嵌工艺制造铜布线。在下文中，将参考附图描述相关 的单镶嵌工艺。 图1A至图1G是相关的单镶嵌工艺中各个步骤的剖视图。首先，如图1A所示，可 在半导体衬底的上部上方沉积下绝缘膜10。可选择性地蚀刻下绝缘膜10以形成通孔11。
然后，如图1B所示，可在下绝缘膜IO和通孔ll(如图1A所示)的整个表面上方 沉积钨20。然后，如图1C所示，可通过执行化学机械抛光(CMP)工艺去除过度沉积在下绝 缘膜10上方的钨20以形成钨插塞21。 如图1D所示，可在下绝缘膜10的上部的整个表面上方沉积上绝缘膜30。然后，如 图1E所示，可选择性地蚀刻上绝缘膜30以形成沟槽31。 如图1F所示，可在上绝缘膜30和沟槽31的整个表面上方沉积铜40。然后，如图
1G所示，可通过执行CMP工艺来平坦化沟槽31的上表面而形成铜布线41。 在以上步骤中，如图1C所示，为了全部去除在下绝缘膜10的上部上方过度沉积的
钨，执行了过度抛光，而所述过度抛光可蚀刻下绝缘膜10。这种情况下，与在具有较低图案
密度的区域中对下绝缘膜10的蚀刻相比，在具有较高图案密度的区域A中可更多地蚀刻该
下绝缘膜10 (称为"图案密度效应")。结果，如图1G所示，在与具有较高图案密度的区域
A相邻的铜布线之间可产生短路B。 此外，当蚀刻下绝缘膜时，因为钨插塞的抛光率高于下绝缘膜，所以对钨插塞比对 下绝缘膜抛光得更多。这导致了另一问题，即在铜布线形成期间，在钨插塞与铜布线之间会 接触不良。这被称为"碟陷(dishing)"。
发明内容
本发明的实施例涉及一种在半导体器件中形成铜布线的方法，特别涉及这样一种
在半导体器件中形成铜布线的方法，所述方法在形成铜布线的单镶嵌工艺中能防止铜布线 之间的短路。 本发明的实施例涉及一种在半导体器件中形成铜布线的方法，所述方法可包括以 下步骤在半导体衬底上方沉积下绝缘膜；在所述下绝缘膜中形成通孔；在所述下绝缘膜 的上部的整个表面上方沉积钨，使得所述通孔用所述钨来进行间隙填充(gap-filled);通过执行钨化学机械抛光工艺来去除沉积在所述下绝缘膜的上部上方的过多的钨，形成钨插 塞；通过执行钨回蚀工艺来去除保留在所述下绝缘膜的上部上方的钨；在所述下绝缘膜的 上部上方沉积上绝缘膜；通过在所述上绝缘膜上形成沟槽来暴露所述钨插塞的上部；通过 在所述上绝缘膜的整个表面上方沉积铜，使得所述沟槽用所述铜来进行间隙填充；以及平 坦化位于所述沟槽的上部上方的铜。 所述下绝缘膜可作为抛光停止层。当检测到所述下绝缘膜时所述钨化学机械抛光 工艺可立即停止。可用光学终点检测器来检测所述下绝缘膜。 可在氟族气体氛围中执行钨回蚀工艺。氟族气体可为C1F3或NF3。在钨回蚀工艺 期间可执行3 %到5 %范围内的过蚀刻。 可通过执行活性离子蚀刻(reactive ion etch)工艺在上绝缘膜上方形成沟槽。 可使用高密度等离子体化学气相沉积在下绝缘膜的上部的整个表面上方沉积钨。
本发明的实施例涉及一种器件，其被配置为在半导体衬底上方沉积下绝缘膜； 在所述下绝缘膜中形成通孔；在所述下绝缘膜的上部的整个表面上方沉积钨，使得所述通 孔用所述钨来进行间隙填充；采用钨化学机械抛光工艺去除沉积在所述下绝缘膜的上部上 方的过多的钨，形成钨插塞；在氟族气体氛围中使用钨回蚀工艺来去除保留在下绝缘膜的 上部上方的钨；在所述下绝缘膜的上部上方沉积上绝缘膜；通过执行蚀刻工艺在所述上绝 缘膜上形成沟槽，暴露所述钨插塞的上部；在所述上绝缘膜整个表面上方沉积铜，使得所述 沟槽用所述铜来进行填充；以及平坦化位于所述沟槽的上部上方的铜。 根据本发明，在半导体器件中形成铜布线的方法能在形成铜布线的单镶嵌工艺中 防止铜布线之间的短路。此外，该方法在钨插塞形成期间能最小化钨插塞的上部的损失。
图1A至图1G是相关的单镶嵌工艺中各个步骤的剖视图。
图2A至图2H是根据实施例的单镶嵌工艺中各个步骤的剖视图
具体实施例方式
图2A至图2H是根据实施例的单镶嵌工艺中各个步骤的剖视图。首先，如示例性 图2A所示，可在下绝缘膜100中形成通孔110。可在半导体衬底上方沉积下绝缘膜100， 所述下绝缘膜100可为金属间介电材料、金属前(pre-metal)介电材料、未掺杂硅酸盐玻 璃(USG)、氟化硅酸盐玻璃(FSG)、磷硅酸盐玻璃(PSG)或硼磷(borophospho)硅酸盐玻璃 (BPSG)。 可在下绝缘膜100和通孔110的整个表面上方沉积阻挡金属。阻挡金属可被形成 为Ti/TiN多层结构。阻挡金属可促进钨(其在随后的工艺中被沉积在通孔中)的粘合性， 并可防止钨扩散至下绝缘膜100中。如果下绝缘膜100是金属前介电材料，可通过将Ti键 合(bonding)至硅来形成硅化物(TiSi2)，从而可减小接触插塞与漏极/源极区之间的接触 电阻。 然后，如示例性图2B所示，可在下绝缘膜100的上部的整个表面上方和通孔110 上方(如示例性图2A所示)沉积钨200，使得通孔110可用钨200来进行间隙填充。可使 用高密度等离子体化学气相沉积(HDPCVD)来进行间隙填充。
下面，如示例性图2C所示，可通过执行钨CMP (化学机械抛光)工艺来去除过度沉 积在下绝缘膜100的上部上方的鸨200。下绝缘膜100可作为鸨CMP工艺中的抛光停止层。 抛光是在下位抛光(under-polishing)条件下进行的。就是说，在钨CMP工艺期间，检测到 作为抛光停止层的下绝缘膜100时，可立即停止抛光。可用光学终点检测器来检测抛光停 止层。 但是，当使用下位抛光条件执行抛光时，鸨可保留在下绝缘膜100的上部上方。然 后，如示例性图2D所示，可通过执行钨回蚀工艺来去除保留在下绝缘膜100的上部上方的 钨200，从而形成钨插塞210。可在诸如C1F3或NF3的氟族气体氛围中进行钨回蚀工艺。
在钨回蚀工艺期间，可执行过蚀刻以完全去除保留在下绝缘膜100的上部上方的 钨。为此，可进行仅为3%到5%的过蚀刻，以最小化可能由过蚀刻引起的钨插塞210的上 部的损失。 然后，如示例性图2E所示，可在下绝缘膜100的上部上方沉积上绝缘膜300。与下 绝缘膜100的形成相似，可通过化学气相沉积方法沉积上绝缘膜300，所述上绝缘膜300可 包括USG、 FSG、 PSG或BPSG。 然后，如示例性图2F所示，可通过使用蚀刻工艺在上绝缘膜300上形成沟槽310 来暴露钨插塞210的上部。可通过活性离子蚀刻(RIE)工艺来蚀刻沟槽310。
然后，如示例性图2G所示，可在上绝缘膜300的整个表面上方沉积铜400，使得沟 槽310 (如示例性图2F所示)可用铜400来进行间隙填充。铜沉积可包括形成铜籽晶层的 步骤和填充铜的步骤。可采用物理气相沉积或化学气相沉积来形成铜籽晶层。可采用化学 气相沉积、电镀或类似方法来实现铜的填充。 最后，如示例性图2H所示，可在沟槽310上表面上方平坦化铜400，从而形成铜布 线410。这里，可用CMP工艺执行平坦化。 根据实施例，在半导体器件中形成铜布线的方法能在形成铜布线的单镶嵌工艺中 防止铜布线之间的短路。此外，该方法在钨插塞形成期间能最小化钨插塞的上部的损失。
对本领域普通技术人员而言，显然可对所公开的实施例做多种变化与改进。因此， 本发明所公开的实施例旨在涵盖显而易见的变化与改进，只要它们落入所附权利要求及其 等效物的范围内即可。
权利要求
一种方法，包含以下步骤在半导体衬底上方沉积下绝缘膜；在所述下绝缘膜中形成通孔；在所述下绝缘膜的上部的整个表面上方沉积钨，使得用所述钨来对所述通孔进行间隙填充；通过执行钨化学机械抛光工艺来去除沉积在所述下绝缘膜的上部上方的过多的钨，形成钨插塞；通过执行钨回蚀工艺，去除保留在所述下绝缘膜的上部上方的钨；在所述下绝缘膜的上部上方沉积上绝缘膜；通过在所述上绝缘膜上形成沟槽，暴露所述钨插塞的上部；在所述上绝缘膜的整个表面上方沉积铜，使得用所述铜来对所述沟槽进行间隙填充；以及平坦化位于所述沟槽的上部上方的铜。
2. 如权利要求1所述的方法，其中当检测到所述下绝缘膜时，所述钨化学机械抛光工 艺立即停止，其中所述下绝缘膜作为抛光停止层。
3. 如权利要求2所述的方法，其中使用光学终点检测器来检测所述下绝缘膜。
4. 如权利要求1所述的方法，其中所述钨回蚀工艺是在氟族气体氛围中执行的。
5. 如权利要求1所述的方法，其中在所述钨回蚀工艺期间执行3%到5%范围内的过蚀刻。
6. 如权利要求1所述的方法，其中通过执行蚀刻工艺或通过执行活性离子蚀刻工艺而 在所述上绝缘膜上方形成所述沟槽。
7. 如权利要求1所述的方法，其中使用高密度等离子体化学气相沉积来实现将钨沉积 在所述下绝缘膜的上部的整个表面上方的步骤。
8. —种器件，被配置为 在半导体衬底上方沉积下绝缘膜； 在所述下绝缘膜中形成通孔；在所述下绝缘膜的上部的整个表面上方沉积钨，使得用所述钨来对所述通孔进行间隙 填充；使用钨化学机械抛光工艺来去除沉积在所述下绝缘膜的上部上方的过多的钨，形成钨 插塞；在氟族气体氛围中使用钨回蚀工艺，去除保留在下绝缘膜的上部上方的钨； 在所述下绝缘膜的上部上方沉积上绝缘膜；通过执行蚀刻工艺在所述上绝缘膜上形成沟槽，暴露所述钨插塞的上部； 在所述上绝缘膜整个表面上方沉积铜，使得用所述铜来对所述沟槽进行间隙填充；以及平坦化位于所述沟槽的上部上方的铜。
9. 如权利要求12所述的器件，被配置为当检测到所述下绝缘膜时，立即停止所述钨化 学机械抛光工艺，其中所述下绝缘膜作为抛光停止层。
10. 如权利要求12所述的器件，被配置为在所述钨回蚀工艺期间执行3%到5%范围内的过蚀刻。
全文摘要
一种在半导体器件中形成铜布线的方法，可包括以下步骤在半导体衬底上方沉积下绝缘膜；在下绝缘膜中形成通孔；在下绝缘膜的上部的整个表面上方沉积钨，使得用所述钨来对所述通孔进行间隙填充；通过执行钨化学机械抛光工艺来去除沉积在所述下绝缘膜的上部上方的过多的钨，形成钨插塞；通过执行钨回蚀工艺，去除保留在所述下绝缘膜的上部上方的钨；在所述下绝缘膜的上部上方沉积上绝缘膜；通过在所述上绝缘膜上形成沟槽，暴露所述钨插塞的上部；通过在所述上绝缘膜的整个表面上方沉积铜，使得用所述铜来对所述沟槽进行间隙填充；以及平坦化位于所述沟槽的上部上方的铜。本发明的方法能在形成铜布线的单镶嵌工艺中防止铜布线之间的短路。
文档编号H01L21/768GK101770979SQ200910265280
公开日2010年7月7日 申请日期2009年12月30日 优先权日2008年12月31日
发明者赵宏来 申请人:东部高科股份有限公司