专利名称：具有增强调谐范围的变容二极管的制作方法
技术领域：
本发明涉及变容二极管，并且更具体地涉及具有经改进的调谐范围的用于集成电路的变容二极管。
背景技术：
现代的集成电路常常由金属氧化物半导体(M0Q晶体管形成。例如集成电路常常使用互补金属氧化物半导体(CM0Q晶体管技术。CMOS集成电路具有η沟道金属氧化物半导体(NMOS)和ρ沟道金属氧化物半导体(PMOS)。NMOS和PMOS晶体管具有四个端子漏极、源极、栅极和本体(body)。掺杂体接触通常用于形成本体端子。例如，η沟道晶体管具有ρ型掺杂的本体。在ρ型本体中，该本体接触由重掺杂P+的区域形成。有时共同被称为源极-漏极的源极和漏极端子，由本体中掺杂源极和漏极区域形成。在η沟道晶体管中，源极和漏极区域重掺杂有η型掺杂剂(例如， 源极和漏极区域是掺杂的η+)。在每个晶体管中，栅极形成在源极与漏极之间。栅极包括绝缘体。该绝缘体通常是二氧化硅层。栅极导体被形成在栅极绝缘体的顶部。该栅极导体可以是例如金属层。在现代的集成电路中，MOS晶体管的栅极导体通常由重掺杂的多晶硅形成。金属硅化物层可以形成在掺杂多晶硅栅极的上表面上。许多集成电路应用需要电容器，在某些状况中，需要变容二极管。有时被称为可变电容器的变容二极管呈现出可调谐的电容值。变容二极管电容的大小可以通过控制变容二极管两端的电压大小而被控制。变容二极管可以应用在模拟或数字电路中(例如，用于调谐震动频率或其他电路参数)。变容二极管可以由金属氧化物半导体(MOS)结构形成。MOS变容二极管结构的优势在于，这种类型的结构可以使用与用来在给定的金属氧化物半导体集成电路上形成金属氧化物半导体晶体管相同的加工技术形成。变容二极管的特征可以通过品质因数得到体现，诸如品质因数(Q)和调谐范围 (Cmax与Cmin之比)。变容二极管的良好运转要求在不牺牲品质因数特性的前提下具有可接受的调谐范围特性。因为部件尺寸与集成电路连续代(successive generations)收缩， 所以将很难实现变容二极管的性能目标。鉴于这些挑战，所期望的是能够提供经改进的金属氧化物半导体变容二极管。
发明内容
根据本发明，变容二极管可以具有与栅极相连接的第一端子。该栅极可以由栅极导体和栅极绝缘体形成。栅极导体可以由掺杂的半导体形成，如掺杂的多晶硅。P型掺杂剂可以用于掺杂该多晶硅。栅极绝缘体可以由一层绝缘体(如二氧化硅)形成。栅极绝缘体可以位于栅极导体和本体区域之间。变容二极管的本体可以由硅基质区域形成。源极和漏极接触区域可以形成在本体中。该本体以及其中的源极和漏极可以由η 型掺杂剂掺杂。变容二极管可以具有与η型源极和漏极相连接的第二端子。控制电压可以被用来调节由位于第一端子和第二端子之间的变容二极管所产生的电容水平。正控制电压可以比负控制电压产生更大的电容。当正控制电压被施加到变容二极管时，P+多晶硅栅极导体比Π+源极和漏极处于更高的电压，在该栅极中未生成有耗尽层，从而允许电容最大化。负控制电压的施加可以在P+多晶硅栅极层中生成耗尽层，这将有助于在变容二极管中减少最小的可得电容。本发明进一步的特征，其性质和各种优势将借助附图和下文的详细说明得到更清晰的体现。
图1是由ρ沟道金属氧化物半导体结构所形成的常规变容二极管的截面侧视图。图2是显示图1中所示类型的常规ρ沟道金属氧化物半导体变容二极管中电容如何作为所施加电压的函数而变化的曲线图。图3是由η沟道金属氧化物半导体晶体管所形成的常规变容二极管的截面侧视图。图4是常规η型积累模式(accumulation mode)金属氧化物半导体变容二极管的截面侧视图。图5是图4中所示类型的常规变容二极管的截面侧视图，其显示了正变容二极管偏压的施加如何导致多晶硅耗尽，这减少了用于变容二极管电容的最大可得值。图6是图4中所示类型的常规变容二极管的截面侧视图，其显示了负变容二极管偏压的施加如何导致无多晶硅耗尽并由此最大化用于变容二极管电容的最小可得值。图7是根据本发明一个实施例的说明性变容二极管的截面侧视图。图8是根据本发明一个实施例的图7中所示类型的说明性变容二极管的截面侧视图，其显示了正变容二极管偏压的施加如何导致无多晶硅耗尽并由此最大化用于变容二极管电容的最大可得值。图9是根据本发明一个实施例的图7中所示类型的说明性变容二极管的截面侧视图，其显示了负变容二极管偏压的施加如何导致多晶硅耗尽，这有助于减少了用于变容二极管电容的最小可得值。图10是比较根据本发明一个实施例的图8中所示类型变容二极管的预测电容与电压特性比与图4中所示类型的常规变容二极管的电容与电压特性比的曲线图。图11是显示根据本发明一个实施例的变容二极管的测量电容与电压测量比如何被观察到相对于与常规变容二极管相关的电容与电压测量比产生电压改变的曲线图。图12是显示在制造过程中如何使用自对齐注入技术常规变容二极管的截面侧视图。图13是根据本发明一个实施例的变容二极管的截面侧视图，其显示了存在的电势如何使完整尺寸的光致抗蚀剂掩模在η+注入期间相对于变容二极管结构的栅极不被对准。
图14是根据本发明一个实施例的变容二极管的截面侧视图，其显示了存在的电势如何使P+光致抗蚀剂注入掩模不被对准。图15是根据本发明一个实施例的变容二极管的截面侧视图，其显示了根据本发明一个实施例P+注入掩模如何由于未对准可以被配置成有助于防止设备退化。图16是显示根据本发明一个实施例ρ+注入区域如何可以被配置用来使多晶硅栅极导体的外周长从下面露出(underlap)的顶视图。图17是根据本发明一个实施例在集成电路上的电路中使用变容二极管所包含的说明性步骤的流程图。
具体实施例方式本发明涉及形成在集成电路上的金属氧化物半导体(M0Q变容二极管。该集成电路可以是任意合适类型。使用一个适当的装置，根据本发明一个实施例的金属氧化物半导体变容二极管可以形成在集成电路上，如可编程逻辑器件集成电路。然而，这仅是说明性的。根据本发明实施例的金属氧化物半导体变容二极管可以形成在如数字信号处理器、微处理器、定制集成电路或其他集成电路等集成电路上。在如这些环境中，变容二极管可以被用来提供具有可控电容值的电路。可控电容值可以被用来例如调节模拟和数字电路的性能。根据本发明的变容二极管具有两个端子。在典型的电路中，直流(DC)控制电压可以施加在变容二极管端子的两端，从而调节变容二极管所提供的电容。可调节的电容可以用在交流(AC)电路中(作为一示例)。图1中显示了常规P沟道金属氧化物半导体(PMOS)变容二极管42的示意图。图 1中的变容二极管42及其他在此描述的变容二极管可以分享一些与集成电路上MOS晶体管相关的结构。例如，变容二极管42具有标记为S和D的ρ+注入区域44，因为这些区域类似于PMOS晶体管的源极和漏极。栅极导体48可以用来形成栅极G。η+注入区域50可以用来形成η型本体区域52的本体接触。由注入区域50所形成的本体端子在图1中标记为 B0栅极G可以由栅极导体48和绝缘体46的薄层形成。绝缘体46通常是基于二氧化硅。栅极导体48通常由重掺杂的ρ型多晶硅形成。导电通路可以用来将栅极G连接到第一端子(如端子TA)并且可以用来将漏极D、 源极S以及本体B连接到第二端子(如端子ΤΒ)。在变容二极管42在电路中工作期间，端子TA和TB两端的电压用作控制电压，其调节由变容二极管42呈现电容。图2中显示了常规变容二极管(如变容二极管42)的电容与电压特性比的曲线。 如图2所示，变容二极管42可以按照积累模式或倒置(inversion)模式工作。在倒置模式中，端子TA和TB两端的电压Vab是负的。端子TA上的负电压吸引栅极G之下的少数载流子(空穴)。在此状况下，这些空穴在栅极G之下的沟道区域中形成导电的倒置层。在积累模式中，端子TA上的电压是正的。栅极G上的正电压吸引栅极G之下的电子，以形成变容二极管的导电电极(例如，平行板变容二极管中的下级“板”)。在0伏特的Vab值附近的低电压处，变容二极管42据称呈现耗尽。在此状况下，串联耗尽电容Cdep由于在栅极G之下不存在载流子而形成。倒置模式变容二极管可以遭受大规模的寄生效应(如寄生电阻和寄生电容)。倒置模式中工作的变容二极管也可以相对于电压变化呈现极迅速的电容变化，使得控制操作比所预期的更加敏感。因此，当使用PMOS变容二极管时，通常优选积累模式工作。然而，当在积累模式工作时，PMOS变容二极管(如变容二极管4 可能呈现非预期的寄生效应。特别地，变容二极管42可以在栅极G之下的区域与本体端子50之间呈现寄生本体(井)电阻。这些缺陷通常也由NMOS变容二极管所呈现。图3中显示了常规的NMOS变容二极管。NMOS变容二极管60具有ρ型本体区域62以及用以形成本体B的欧姆接触的ρ+注入 68。源极S和漏极D可以由η+注入区域64形成。栅极G具有栅极导体66 (如硅化物η+ 多晶硅)和二氧化硅层66。端子TA可以连接到栅极G。端子TB可以连接到本体B、源极S 和漏极D。如同PMOS变容二极管一样，当NMOS变容二极管(如图3所示的变容二极管60) 以倒置模式工作时，寄生效应倾向于使性能降低。倒置模式NMOS变容二极管还倾向于对给定电压变化量所呈现的电容变化极大的情况下变得极为敏感。积累模式NMOS变容二极管比倒置模式NMOS变容二极管具有更能够接收的敏感度特性。然而，积累模式NMOS变容二极管还仍遭受不可忽视的使性能降低的寄生井阻。由于倒置模式变容二极管的缺陷以及积累模式中NMOS及PMOS变容二极管的低性能，现代的变容二极管通常使用图4中所示类型的η型积累模式结构形成。如图4中所示， η-型积累模式变容二极管70具有η型本体区域72。源极S和漏极D由η+注入区域74形成。端子TB通过导电通路连接到源极S和漏极D。端子TA连接到栅极G。栅极G由二氧化硅层78顶部的硅化物η+多晶硅栅极导体层76形成。图4中所示类型的变容二极管结构为图1和图2的PMOS和NMOS变容二极管呈现了优越性能。特别地，在η型积累模式变容二极管不会存在明显的寄生井阻，因为栅极G之下电子的积累层能够直接与η+源极和漏极区域产生欧姆接触。这种类型的变容二极管还受益于高活动性载流子(电子)的应用。此外，由于工作在积累模式中，所以能够避免过大的敏感度，所述敏感度是对给定的电压变化的非预期大的电容变化的形式。尽管有着这些优点，由于多晶硅栅极中耗尽层的形成，η型积累模式变容二极管仍遭受退化的电容调谐范围。由η型积累模式结构所产生的电容从施加负控制电压时的最小电容Cmin变为施加正控制电压时的最大电容Cmax。如图5中所示，当在变容二极管70两端施加正电压Vdd以使变容二极管70处于最大电容状态时，厚度为T的耗尽层80形成在与二氧化硅层78间的接触面处的η+多晶硅栅极层76中。该耗尽层通过将负自由载流子 (即η+多晶硅中的多数载流子电子)吸引向施加正电压的端子TA并离开栅极氧化物78而得以生成。实际上，该耗尽层起到将氧化物层78的厚度(Tox)扩大到更大的值(Tox+T)的作用。变容二极管70的电容以TA与TB之间绝缘层厚度的倒数来定标，所以耗尽层80的存在减小了变容二极管70最大可得电容的大小。特别是在Tox很小的现代器件中，T对变容二极管70的电容的贡献通常是不可忽视的。图6显示了当变容二极管70以负电压-Vdd偏置以使变容二极管70处于其最小电容状态时，在η+多晶硅栅极导体76中如何不存在耗尽层。在此状态下不存在耗尽层确保了变容二极管70的最小电容将呈现其最大可能值。作为此性能的结果，常规η型积累模式变容二极管中的耗尽层效应是起反作用的。当尝试以正电压偏置变容二极管70从而最大化变容二极管70的电容时，耗尽层的存在降低了最大可得电容。当尝试以负电压偏置变容二极管70从而最小化变容二极管70的电容时，不存在耗尽层，所以最小电容被固定在与氧化物厚度Tox相关的值。图7中显示了根据本发明一个实施例的变容二极管82。如图7中所示，变容二极管82可以具有η型本体(井)84。当在积累模式工作时，比空穴呈现出更高活动性的电子被用来为变容二极管82形成低级电容器电极。高度掺杂区域(如η+注入区域90)用作接触区域并可以用于形成源极S和漏极D。区域90紧邻接栅极G形成，以便源极S邻接栅极 G之下高导体区域的一个末端，并且以便漏极D邻接栅极G之下该区域的另一末端。在本体区域84中不需要其他接触，尽管如果期望可以提供这样的接触。井84和区域90可以由半导体基质(如硅基质)形成。在此类型布置中，η+区域由硅元素形成，相当大量的η型掺杂剂已被合并入其内(例如，通过离子注入)。变容二极管端子TB可以使用导电通路被连接到源极S和漏极D。端子TA可以使用导电通路被连接到变容二极管82的栅极部分。变容二极管82的栅极包括导电栅极层82 和栅极绝缘层88。导电层86可以由ρ+半导体形成，如使用ρ型掺杂剂掺杂P+的多晶硅。 如果需要，该掺杂P+多晶硅层可以包括由硅化物形成的上面部分(例如金属硅化物层)。 该硅化物层的存在可以有助于减少栅极材料的电阻。栅极绝缘层88可以由二氧化硅或任意其他适当的绝缘体(例如，包括铪或其他材料的绝缘体)形成。将区域90连接到端子TB 和将导电层86连接到端子TA的导电通路可以由金属或其他适当的导体形成。控制电压Vab (S卩，DC电压)可以在端子TA和TB两端被施加到变容二极管82。当施加负控制电压(例如，-0.5伏特)时可以产生最小电容Cmin，而当施加正控制电压(例如，2.0伏特)时可以产生最大电容Cmax。当施加正电压时，空穴被端子TA排斥并且在多晶硅86和氧化物88之间的接触面处积累。因此，在多晶硅层86上不存在耗尽层。由此，变容二极管82中绝缘层的厚度等于氧化物层88的厚度Tox，如图8中所示。当在变容二极管82两端施加负电压时，该负电压会产生耗尽区，如图9所示的耗尽区92。耗尽区92被形成，是由于端子TA上的负电压趋向于将多数载流子(空穴)吸引向端子TA，离开ρ+多晶硅层86和氧化物层88之间的接触面。在此状况下，本体84与层 86导电部分之间区域的厚度等于氧化物层88的厚度Tox加上耗尽层92的厚度T。相比于图4所示的常规η型积累模式变容二极管结构，变容二极管(如图7所示变容二极管82)中的耗尽层效应是有益的(productive)，而不是具有反作用的。当使用正电压偏置变容二极管82以最大化变容二极管82的电容时，不存在耗尽层则不帮助不期望地降低如图4结构的电容。当使用负电压偏置变容二极管82以最小化变容二极管82的电容时，存在的耗尽层增大变容二极管中两个电极之间绝缘区域的厚度并帮助降低电容。因此，耗尽层有助于最小化变容二极管电容并且当变容二极管电容被最大化时无不利影响。图10显示了显示变容二极管82相比于常规变容二极管(如图4中所示的变容二极管70)所期望性能的曲线图。在图10所示曲线图中，虚线94描绘了变容二极管70的电容对电压特性比，而实线96描绘了变容二极管82的电容对电压特性比。如曲线图中所示，变容二极管82的最大电容Cmax大于变容二极管70的最大电容，而变容二极管82的最小电容Cmin小于变容二极管70的最小电容。因此，变容二极管82具有比常规变容二极管70 更大的调谐范围(Cmax与Cmin之间)。图11显示了变容二极管82的测量数据(实线98)。如与虚线100 (虚线表示不存在内置电场的变容二极管82的标称的或所期望的C-V特性)的对比所示，变容二极管82 的测量数据向所更高的施加电压值Vab偏移。实线98的位置涉及多晶硅86的功函。由于 P+多晶硅与η-井(本体区域84)之间的功函差异，接近η-井的ρ+多晶硅层86产生了内置电场。为了在栅极G之下的沟道区域中积累电子，必须施加额外的正偏置(电压偏移Vs) 以克服电场。这显示在测量结果线98相对于未偏移线98的偏移中。对于约为IO21CnT3的ρ+掺杂浓度，测量值Vs约为1. 0-1. 1伏特。变容二极管82 的调谐范围(Cmax与Cmin间的变化)被测量以相对于常规变容二极管70的调谐范围改进 10%。此外，由于电压偏移以及潜在的其他因素(如穿过栅极氧化物的隧道电流的减少)， 测量的泄露电流被减小了 100多倍。泄露电流的这些减小改善了变容二极管的品质因数Q。通常，在品质因数Q和调谐范围之间存在一种折衷。为了得到高Q值，可能希望使用短沟道长度(栅极长度)，这是因为这些短的栅极长度显示出了低水平的寄生井阻。然而，由于由边缘电场所产生的不可忽视的寄生电容Cgs的存在，以短的栅极长度所形成的结构倾向于呈现减小的调谐范围。当Cgs不可忽视时，调谐范围(Cmax+CgS)/(Cmin+CgS) 趋向于被减小。在给定的半导体制作过程中，设计规则指示了最小可接受的栅极长度LGmin。在常规的变容二极管中，长度为2-3倍LGmin的栅极长度LG被用来避免不良的调谐范围。如在其中的栅极横向尺寸不是特别小的这些布置中，自对齐栅极制造工艺的缺失是不可预期的，从而造成重大的制造挑战。如果需要，栅极掩膜布置可以被用来为变容二极管82提供额外的设计余量。对这些栅极布置的期望可以参照图12、图13及图14加以理解。在常规变容二极管70的制造过程中，可以使用自对齐η+注入工艺。如图12中所示，图案化的光致抗蚀剂层PR可以被用来限定η+注入的开口。常规变容二极管70中的栅极G需要η+注入。因此，在注入栅极G同时同步地注入源极S和漏极D的是可能的。在该情况下，栅极G的多晶硅形成源极S和漏极D的自对齐注入掩膜。当形成如图7所示变容二极管82的变容二极管时，ρ+区域86可以在η+注入步骤期间使用图案化的光致抗蚀剂层I3R覆盖。如图13中所示，在η+注入掩膜RP与栅极G 之间可能未对齐。这可以导致区域102以及意外未注入区域104中的意外η+注入。未预期到区域102的电属性对变容二极管82的性能产生显著影响。意外未注入区域104可以促成趋向于降低品质因数Q的非预期的寄生电阻，并且可以通过使用更小的掩膜106来避免。使用更小的掩膜，掩膜的右侧边缘将与虚线107对齐并且其左侧边缘将被同样地定位， 由此避免意外未注入区域(如区域104)。在用于形成ρ+层的ρ+离子注入步骤期间，光致抗蚀剂掩膜层110可以如图14中所示地未被对齐，这将导致意外P+注入区域108。由于背靠背式二极管的形成，这可以在本体区域84中形成高电阻通路，并且可以通过使用ρ+注入掩膜被避免，如图15所示的掩膜 112，其具有小于栅极导电层86的开口。变容二极管82的顶视图显示了 P+注入区域如何可以被配置成使多晶硅栅极导体86的外周长以图16中所描绘的方式从下面露出。图17中显示了在集成电路上的电路中使用变容二极管82的说明性步骤的流程图。在步骤120处，集成电路中的电路可以被用来在端子TA和TB两端向变容二极管 82施加控制电压Vab (DC)。如果控制电压是正的(例如，Vab = 2. 0伏特作为示例)，则最大电容值Cmax可以在栅极导体86中未生成耗尽层的情况下被产生(步骤12 。如果控制电压是负的(例如，Vab = -0. 5伏特作为示例)，则多晶硅层86中的耗尽层和相应的最小电容值Cmin可以由变容二极管82产生(步骤124)。如步骤1 示意性所示，端子TA和 TB两端所产生的电容可以被用于电路中(例如，调谐一个电路等)。如线1 所指明的，图 17的变容二极管调节以及使用操作可以在集成电路的工作期间连续地执行。如果期望，图7中所示类型的变容二极管可以被提供，在其中ρ型区域被η型区域代替，和η型区域被ρ型区域代替。虽然对于一些应用，性能在这种类型的器件中是令人满意的，但普遍较大的电阻可以导致非预期的较大的寄生井阻，所述普遍较大的电阻在积累工作时与P型本体相关(由于空穴与电子相比较小的活动性)。根据一个实施例，提供有变容二极管，其包括半导体本体、具有P+栅极导体的栅极以及在本体中与P+栅极导体相邻的至少一个η+接触区域。根据另一个实施例，提供有变容二极管，其进一步包括ρ+栅极导体和本体之间的栅绝缘体。根据另一个实施例，提供有变容二极管，其中栅极绝缘体包括二氧化硅。根据另一个实施例，提供有变容二极管，其中本体包括一部分硅晶片。根据另一个实施例，提供有变容二极管，其中P+栅极导体包括一层多晶硅。根据另一个实施例，提供有变容二极管，其中至少一个η+接触区域包括一个η+离子注入区域。根据另一个实施例，提供有变容二极管，其中至少一个η+接触区域包括ρ+栅极导体相对两侧上的源极η+区域和漏极η+区域。根据另一个实施例，提供有变容二极管，其中至少一个η+接触区域包括与ρ+栅极导体的相对两端相邻的源极和漏极η+区域，并且其中ρ+栅极导体包括ρ+多晶硅。根据另一个实施例，提供有变容二极管，其进一步包括连接到源极η+区域和漏极 η+区域的第一端子。根据另一个实施例，提供有变容二极管，其进一步包括连接到栅极导体的第二端子。根据另一个实施例，提供有变容二极管，其进一步包括连接到η+接触区域的第一端子。根据另一个实施例，提供有变容二极管，其进一步包括连接到栅极导体的第二端子。根据另一个实施例，提供有变容二极管，其中栅极导体包括ρ+多晶硅层。根据一个实施例，提拱在具有ρ+栅极导体以及η+源极和漏极导体的变容二极管中产生电容的方法，所述方法包括在P+栅极导体中未生成耗尽层的情况下，通过相对于 η+源极和漏极导体使用正电压偏置P+栅极导体，在P+栅极导体与η+源极和漏极导体之间产生第一电容值；以及在P+栅极导体中生成有耗尽层的情况下，通过相对于η+源极和漏极导体使用负电压偏置P+栅极导体，在P+栅极导体与η+源极和漏极导体之间产生小于第一电容值的第二电容值。根据另一个实施例，提供一种方法，其中ρ+栅极导体包括P+多晶硅层，所述方法进一步包括在P+多晶硅层中生成耗尽层。根据另一个实施例，提供有变容二极管，其中ρ+栅极导体包括P+多晶硅层，并且其中栅极氧化物位于P+多晶硅层与硅本体区域之间，η+源极和漏极导体位于该区域中，该方法进一步包括在位于栅极氧化物与P+多晶硅层之间接触面处的P+多晶硅层中生成耗尽层。根据一个实施例，提供有变容二极管，其具有第一端子和第二端子，该变容二极管包括半导体本体、在本体中与第二端子相连接的η+源极和漏极区域以及位于η+源极区域与η+漏极区域之间的与第一端子相连接的P+栅极，其中变容二极管基于施加在第一端子与第二端子之间的电压在第一端子与第二端子之间产生可调节的电容。根据另一个实施例，提供有变容二极管，其中ρ+栅极在栅极绝缘层上包括P+栅极导体。根据另一个实施例，提供有变容二极管，其中P+栅极导体包括P+多晶硅。根据另一个实施例，提供有变容二极管，其中栅极绝缘层包括位于ρ+多晶硅与本体之间的绝缘体。上文所述仅仅是本发明原理的示例性说明，而且本领域内的技术人员不背离本发明的范围和主旨的情况下可以作出各种修改。
权利要求
1.一种变容二极管，其包括 半导体本体；具有P+栅极导体的栅极；以及在本体中与所述P+栅极导体相邻的至少一个η+接触区域。
2.根据权利要求1所述的变容二极管，其进一步包括所述P+栅极导体与所述本体之间的栅极绝缘体。
3.根据权利要求2所述的变容二极管，其中，所述栅极绝缘体包括二氧化硅。
4.根据权利要求1所述的变容二极管，其中，所述本体包括一部分硅晶片。
5.根据权利要求1所述的变容二极管，其中，所述P+栅极导体包括一层多晶硅。
6.根据权利要求1所述的变容二极管，其中，所述至少一个η+接触区域包括η+离子注入区域。
7.根据权利要求1所述的变容二极管，其中，所述至少一个η+接触区域包括所述P+栅极导体相对两侧上的源极η+区域和漏极η+区域。
8.根据权利要求1所述的变容二极管，其中，所述至少一个η+接触区域包括与所述P+ 栅极导体的相对两端相邻的源极η+区域和漏极η+区域，并且其中所述ρ+栅极导体包括ρ+多晶娃。
9.根据权利要求8所述的变容二极管，其进一步包括连接到所述源极η+区域和漏极 η+区域的第一端子。
10.根据权利要求9所述的变容二极管，其进一步包括连接到所述栅极导体的第二端子。
11.根据权利要求1所述的变容二极管，其进一步包括连接到所述η+接触区域的第一端子。
12.根据权利要求11所述的变容二极管，其进一步包括连接到所述栅极导体的第二端子。
13.根据权利要求12所述的变容二极管，其中所述栅极导体包括ρ+多晶硅层。
全文摘要
本发明涉及一种变容二极管，其可以具有连接到栅极的第一端子。该栅极可以由p型多晶硅栅极导体形成。该栅极还可以具有由一层绝缘体(例如二氧化硅)形成的栅极绝缘体。该栅极绝缘体位于栅极导体和本体区域之间。源极和漏极接触区域可以形成在硅本体区域中。该本体区域和源极以及漏极可以使用n型掺杂剂掺杂。变容二极管可以具有连接到n型源极和漏极的第二端子。控制电压可以被用来调节由第一端子和第二端子之间的变容二极管所产生的电容水平。正控制电压可以比负控制电压产生更大的电容。应用负控制电压可以在p+多晶硅栅极层中生成耗尽层。
文档编号H01L29/93GK102165597SQ200980138253
公开日2011年8月24日 申请日期2009年7月6日 优先权日2008年7月28日
发明者A·拉特纳古玛尔, J·X·唐, Q·向 申请人:阿尔特拉公司