专利名称：在衬底上实现选择性区域电镀的方法
技术领域：
本发明所公开的实施例总体上涉及微电子器件中的特征形成，并且尤其涉及用于这种器件中的嵌入式特征金属化的选择性区域电镀。
背景技术：
微电子器件的生成通常需要在衬底的构建层中形成迹线或其它特征。使用激光烧蚀以形成这种特征的激光投影构图(LPP)是一种有利于微电子应用的构图技术。也可以使用各种其它构图技术。在烧蚀或以其它方式形成沟槽和通孔后，必须使用诸如铜的导电材料来填充这些沟槽和通孔，以在衬底中生成导电互连。
通过阅读结合附图中的图给出的以下详细说明，能够更好地理解所公开的实施例，在附图中图1是示出了根据本发明的一个实施例的在衬底上实现选择性区域电镀的方法的流程图；以及图2-8是在根据本发明的第一实施例的制造工艺中的各特定点处工件的一部分的截面图。为了示例的简单和清楚，附图示出了结构的一般形式，并且公知特征和技术的细节可以被省略以避免造成对本发明所述实施例的不必要的混淆。此外，附图中的元件无需按比例绘制。例如，可以相对于其它元件夸大了图中一些元件的尺寸以有助于改善对本发明的实施例的理解。在不同的图中采用相同的附图标记来表示相同的元件，同时类似的附图标记可以，但不是必须表示类似的元件。如有需要，说明书和权利要求书中的术语“第一”、“第二”、“第三”、“第四”等等用来在类似的元件之间进行区分，且无需用来描述特定的顺序或时间顺序。应该理解的是在适当的条件下所使用的术语是可以互换的，使得在这里描述的本发明的实施例例如能够以在此描述的那些或其它方式的顺序进行操作。类似地，如果在此描述的方法包括一系列步骤， 在此描述的这种步骤的顺序并不必然是可以执行这些步骤的唯一顺序，且可以省略所述步骤的某些和/或可以将没有在此描述的几个其它步骤添加到所述方法。此外，术语“包括”、 “包含”、“具有”以及它们的任意变型旨在覆盖非排他式的包含，使得包括一系列要素的工艺、方法、条款、或装置无需限定到那些要素，而是可以包括未具体列出的其它要素或本身固有的那些工艺、方法、条款、或装置。如有需要，说明书和权利要求书中的术语“左”、“右”、“前”、“后”、“顶部”、“底部”、
“上方”、“下方”等等用于描述的目的，且无需用于描述永久的相对位置。应该理解的是在适当的条件下所使用的术语是可以互换的，使得在此描述的本发明的实施例例如能够以在此描述的那些或其它的之外的其它取向来实施。在此使用的术语“耦合”被定义成以导电或非导电的方式直接或间接地连接。在此被描述为彼此“相邻的”对象可以是物理上彼此相互接触，或彼此邻近，或彼此位于相同的区域或范围，可以酌情根据使用短语的上下文来确定。在这里出现的短语“在一个实施例中”无需都指的是同一实施例。
具体实施例方式在本发明的一个实施例中，在衬底上实现选择性区域电镀的方法包括在衬底上形成第一导电层，利用抗化学镀层覆盖导电层，对衬底进行构图以在此形成延伸通过所述抗化学镀层和所述第一导电层的特征，形成邻近且电连接至所述第一导电层的第二导电层， 在所述第二导电层上形成第三导电层，以及去除所述抗化学镀层和所述第一导电层。如下所述，例如可以是聚合物或者陶瓷材料的所述抗化学镀层是不导电的且防止化学金属电镀。采用结合化学镀和电解电镀工艺的标准大马士革技术来填充沟槽和通孔要求一定程度地过度电镀电介质表面，以确保是够填充衬底上的迹线和通孔。然后必须从衬底上去除所述过度电镀的导电材料以将所述迹线和通孔彼此电隔离。可以使用化学机械研磨 (CMP)来去除所述过度电镀的材料，在硅管芯制造工艺中化学机械研磨(CMP)是用于去除过度电镀的铜的标准工艺。然而，由于制造几何形状和差的结构硬度和尺度稳定性，用于衬底制造的CMP的使用是技术上的一个挑战。此外，CMP和其它的后电镀金属去除工艺趋于在衬底面板尺寸上产生非均勻金属厚度，由于过度的或不足的电镀金属去除通常导致电子断路/短路产率损失，并且可能导致电介质层的划伤以及引起可靠性问题的其它问题。处理这些和其它问题通常使得用于制造有机衬底的CMP成本高得惊人。与CMP相比，诸如机械研磨或抛光(单独或结合化学蚀刻)的替代平滑技术更大程度地受上述问题的困扰。如下所述的本发明的实施例，使用选择性区域电镀来实现衬底金属化，而不存在 CMP(或已有替代技术)产生的可靠性问题。所公开的方法容易实现且为衬底金属化提供了一种与CMP (或已有替代技术)相比较低成本的方式，其中在衬底制造厂CMP需要大量基础投资。更具体而言，本发明的实施例使得能够通过电解电镀将嵌入式构图填充有金属。 在未形成构图的电介质的部分表面上不发生金属电镀。这种具有区域选择性的金属化工艺消除了任何金属去除工艺的需要，例如化学抛光和/或化学蚀刻等。可以通过例如直接激光烧蚀来形成嵌入式构图，包括LPP、光可定义(photo-definable)电介质的光刻等。在不需要平坦化的情况下，所述工艺使得能够形成精细线间隔(FLQ且可能扩展有机衬底的使用。还能够扩展在集成电路和半导体材料中的应用。现在参考附图，图1是示出了根据本发明的实施例的在衬底上实现选择性区域电镀的方法100的流程图。方法100的步骤110是在衬底上形成第一导电层，如图2所示，图2是根据本发明的实施例在制造工艺中特定点处的工件200的一部分的截面图。工件200包括构建层210 和焊盘220，焊盘220在电介质层210下且与电介质层210 —起形成衬底201的一部分。作为示例，焊盘220可以包括诸如经常用于衬底金属化的铜(或类似物)。作为另一示例，在方法100的步骤110中提及的衬底可以类似于衬底201。应理解，根据典型的制造技术，衬底201可以是包含许多衬底的大面板的一部分，即使附图示出且正文描述了代表该面板的仅仅一部分的单个衬底。
图3是根据本发明的实施例在制造工艺中特定点处部分工件200的一部分的截面图。作为示例，图3可以描述在执行方法100的步骤110后的工件200。如图3所示，在衬底201上形成导电层310。作为示例，在方法100的步骤110中提及的导电层可以类似于导电层310。在一个实施例中，导电层310是采用化学镀工艺形成的金属层。铜通常被用作该金属层中的金属，但是可以使用任何适用的金属或其它导电材料。在一个实施例中，导电层 310厚度为大约0. 1微米和大约1. 0微米之间。方法100的步骤120是利用抗化学镀层来覆盖导电层。图4是根据本发明的一个实施例在制造工艺中特定点处工件200的一部分的截面图。作为示例，图4可以描述在执行方法100的步骤120后的工件200。如图4所示，抗化学镀层410形成在导电层310上。 作为示例，在方法100的步骤120中提及的抗化学镀层可以类似于抗化学镀层410。在一个实施例中，抗化学镀层410包括对电磁光谱的特定部分敏感的光敏阻焊膜。作为示例，可以由液体阻焊剂或干膜前体形成所述光敏阻焊膜。可以使用滚筒涂敷、丝网印刷、旋涂、喷涂或其它本领域公知的其它适用技术将液体阻焊剂施加到导电层。例如旋涂可以表示以所期望的厚度来施加一层光敏阻焊膜的特别简单的方式。在至少一个实施例中，这种期望的厚度约为2-3微米。(单词“micrometers”在下文中将缩写为“微米”或 “ym”)。然后通过加热、通过暴露至来自阻焊剂敏感的电磁光谱的特定部分的辐射、或通过加热和暴露的组合来固化且设置所形成的液体膜。在为了完全固化而加热或暴露(或两者)后，干膜型阻焊剂变得部分固化且能够简单地层叠在第一导电层的顶部上。作为示例，阻焊膜可以是在半导体封装的大规模生产中经常使用的常规阻焊剂。 这些阻焊剂可以包括用于热/机械性能调整的混合填充材料。也可以采用其中混合非常少或没有这种填充剂的简化配方。阻焊剂可以被涂敷为非常薄的膜，例如2μπι或更薄的膜。 所述膜对化学金属电镀是免疫的通过化学镀工艺形成的材料并不形成在阻焊膜上。在另一实施例中，抗化学镀层410包括疏水聚合物层，例如聚二甲基硅氧烷 (PDMS)、聚乙烯(PE)、聚四氟乙烯(PTFE)等。作为示例，可以使用上述方法中的一种以膜形式层压或以液体形式涂敷所述疏水聚合物层，即，使用滚筒涂敷、丝网印刷、旋涂、喷涂或本领域公知的其它适用技术中的一种。在又一实施例中，抗化学镀层410包括疏水碳氢化合物膜。在该实施例中，方法 100的步骤120可以包括使用等离子体聚合工艺以在导电层310上沉积疏水碳氢化合物膜。作为示例，工艺可以包括CH4等离子聚合沉积。这可以以在线大气RF等离子体工艺来实施，其中利用矩形电极在相对大区域(或许好几平方厘米)产生大气RF辉光放电等离子体。疏水涂敷层可以通过CH4的等离子体聚合来产生。衬底可以被连续输送至等离子沉积区域。因此所制造的疏水膜的厚度根据停留时间(在对衬底进行等离子沉积期间的时间) 可以从几十到数百纳米。疏水涂敷是非常稳定和持久的，甚至当在空气中暴露几个月的时间也不会对疏水性产生明显退化。甚至在诸如己烷的有机溶剂中等离子沉积涂层保持完整且在溶剂完全变干之后保持疏水性。方法100的步骤130是对衬底进行构图以在其中形成特征，所述特征延伸穿过抗化学镀层和第一导电层。在一个实施例中，步骤130可以包括在衬底中形成通孔，或许通过激光钻孔或其它方法，例如等离子蚀刻等，并且可以进一步包括在衬底中形成嵌入式迹线构图，例如通过LPP或激光直写等等，在所述LPP中通过掩模将高功率激光束投射到电介质上，在激光直写中不使用掩模而使聚焦激光束对电介质进行划线以形成构图。导电层和抗化学镀层并不是很影响激光烧蚀工艺，因为两层的总体厚度通常小于10 μ m(在一个实施例中，小于3 μ m)，这将只需非常少的额外激光脉冲以进行烧蚀。在一个实施例中，随后通过诸如除污溶液的湿法化学溶液、或诸如等离子清洗的干法清洗工艺来清洗电介质。图5是根据本发明的一个实施例在制造工艺中特定位置处的工件200的一部分的截面图。作为示例，图5可以描述在执行方法100的步骤130后的工件200。如图5所示， 对衬底201进行构图以在其中形成构图501。如图所示，构图501包括通孔510和迹线构图 520。作为示例，通孔510或者迹线构图520，或二者一起可以构成在方法100的步骤130中提及的特征。方法100的步骤140是形成邻接且电连接至第一导电层的第二导电层。在一个实施例中，步骤140包括使用化学镀工艺来形成金属层，类似于如上关于步骤110所述形成第一导电层。第二导电层的组成和厚度可以非常类似于第一导电层的组成和厚度。因此，与第一导电层类似，第二导电层在一个实施例中可以是厚度为大约0. 1微米和大约1. 0微米之间的化学镀铜层。实际上，在执行步骤140之后，第一导电层和第二导电层变得很大程度上彼此之间不能区分，如图6所示。图6是根据本发明的一个实施例在制造工艺中特定位置处工件200的一部分的截面图。作为示例，图6可以描述在执行方法100的步骤140后的工件200。如图6所述，形成导电层610使得其能够邻接且电连接到导电层310。作为示例，在方法100的步骤140中提及的第二导电层类似于导电层610。注意，如上所述，导电层610和310实际上彼此难以区分且实际上已经变成基本延伸穿过衬底的所有上表面的单个导电层。(然而，所述两个导电层可以通过记住导电层310由抗化学镀层410覆盖来区分)。更要注意的是导电层610 仅仅形成在不被抗化学镀层410覆盖的区域上。(抗化学镀层防止化学镀金属层形成在它的顶部上)。这些区域形成构图501且代表通过激光烧蚀或类似构图工艺形成的特征，即， 嵌入式区域。方法100的步骤150是在第二导电层上形成第三导电层。在一个实施例中，步骤 150包括使用化学镀工艺利用铜(或其它适合的导电材料)来填充通孔510和迹线构图 520。金属仅仅填充嵌入式区域，因为其余衬底被抗化学镀层覆盖。可以使用在高密度互连 (HDI)衬底制造中普遍使用的填充通孔电镀溶液同时填充通孔510和迹线构图520。图7是根据本发明的一个实施例在制造工艺中特定点处的工件200的一部分的截面图。作为示例，图7可以描述在执行方法100的步骤150后的工件200。如图7所示，在导电层610上形成导电层710。作为示例，在方法100的步骤150中提及的第三导电层类似于导电层710。方法100的步骤160是去除抗化学镀层和第一导电层。这将构图特征进行电隔离。 在一个实施例中，去除第一导电层包括使用硫酸基溶液来化学蚀刻掉第一导电层。在相同或另一实施例中，抗化学镀层可以通过等离子体蚀刻或通过使用诸如高锰酸水溶液的化学溶液来去除。在一个实施例中，可以使用单个步骤或工艺(例如反应离子蚀刻)来去除抗化学镀层和第一导电层。在另一实施例中，抗化学镀层在第一工艺中去除，且第一导电层随后在诸如快速蚀刻工艺的第二工艺中去除。如上所述，可以通过化学溶液或等离子体蚀刻去除抗化学镀层，其组成取决于用于抗化学镀层的材料。作为一个示例，O2等离子体或CH4等离子体或两者混合物是用于抗化学镀层去除的非常通用的方案。可以使用包括溶胀和蚀刻的两步工艺来化学去除PDMS。 溶胀溶剂可以是用于PDMS的三氯甲烷和乙醚，且蚀刻溶液可以是高锰酸水溶液。可以热去除PE，因为PE的熔点(随分子量改变但低于130摄氏度)与组成衬底201的环氧基电介质相比是非常低的。图8是根据本发明的一个实施例在制造工艺中特定点处的工件200的一部分的截面图。作为示例，图8可以描述在执行方法100的步骤160后的工件200。如图8所示，抗化学镀层410和导电层310已被去除，留下在通孔510和迹线520中的导电层610和710。 注意快速蚀刻工艺也去除导电层610和710的上部分。然而，去除量是最小的且不消极影响这些层的性能。虽然已经参考具体实施例描述了本发明，但是对本领域的技术人员来说应该理解的是在不脱离本发明的精神或范围的情况下可以作出各种改变。因此，本发明所公开的实施例旨在例示且不能限定本发明的范围。这意味着本发明的范围仅由所附权利要求书要求的内容来限定。例如，对于本领域的普通技术人员来说，显然在此讨论的实现选择性区域电镀的方法可以以实施例的变型来实现，且这些实施例的前述讨论无需代表所有可能的实施例的全部描述。此外，已经关于特定实施例描述了解决难题的益处、其它优点和解决方案。然而， 出现或变得更明显的解决难题的益处、其它优点和解决方案、和可能产生任何益处、优点、 或解决方案的任何要素或全部要素不能被理解为任何或全部权利要求的关键的、必需的、 或基本的特征或要素。另外，在专有原则下，如果实施例和/或局限性(1)没有在权利要求书中明确主张；和(2)在等同原则下，是权利要求书中的特殊要素和/或局限性的等价物或潜在等价物，在此公开的实施例和局限性对公众来说并不是专有的。
权利要求
1.一种在衬底上实现选择性区域电镀的方法，所述方法包括 在所述衬底上形成第一导电层；利用阻焊剂层覆盖所述第一导电层；对所述衬底进行构图以在其中形成特征，所述特征延伸穿过所述阻焊剂层和所述第一导电层；形成邻接且电连接至所述第一导电层的第二导电层； 在所述第二导电层上形成第三导电层；以及去除所述阻焊剂层和所述第一导电层。
2.如权利要求1所述的方法，其中形成所述第一导电层包括使用第一化学镀工艺形成第一铜层； 形成所述第二导电层包括使用第二化学镀工艺形成第二铜层； 所述第一铜层具有大约0. 1微米和大约1. 0微米之间的第一厚度；以及所述第二铜层具有大约等于所述第一厚度的第二厚度。
3.如权利要求1所述的方法，其中利用所述阻焊剂层覆盖所述第一导电层包括在所述第一导电层上涂敷光敏阻焊剂膜， 所述光敏阻焊剂膜对电磁波长敏感；并且将所述光敏阻焊剂膜均勻地暴露至所述电磁波长。
4.如权利要求3所述的方法，其中在所述第一导电层上涂敷所述光敏阻焊剂膜包括选自由滚筒涂敷、丝网印刷、旋涂和喷涂所组成的组中的一种操作。
5.如权利要求1所述的方法，其中对所述衬底进行构图以在其中形成特征包括在所述衬底中形成通孔。
6.如权利要求5所述的方法，其中对所述衬底进行构图以在其中形成特征进一步包括在所述衬底中形成嵌入式迹线构图。
7.如权利要求1所述的方法，其中形成所述第三导电层包括使用电解电镀工艺利用铜来填充所述特征。
8.如权利要求1所述的方法，其中去除所述第一导电层包括采用硫酸基溶液化学蚀刻掉所述第一导电层。
9.一种在衬底上实现选择性区域电镀的方法，所述方法包括 在所述衬底上形成第一导电层；利用疏水聚合物层覆盖所述第一导电层；对所述衬底进行构图以在其中形成特征，所述特征延伸穿过所述疏水聚合物层和所述第一导电层；形成邻接且电连接至所述第一导电层的第二导电层； 在所述第二导电层上形成第三导电层；以及去除所述疏水聚合物层和所述第一导电层。
10.如权利要求9所述的方法，其中利用所述疏水聚合物层覆盖所述第一导电层包括施加选自由PDMS、PE和PTFE构成的组中的聚合物材料。
11.如权利要求9所述的方法，其中形成所述第一导电层包括使用第一化学镀工艺形成第一铜层； 形成所述第二导电层包括使用第二化学镀工艺形成第二铜层； 所述第一铜层具有大约0. 1微米和大约1. 0微米之间的第一厚度；以及所述第二铜层具有大约等于所述第一厚度的第二厚度。
12.如权利要求11所述的方法，其中对所述衬底进行构图以在其中形成所述特征包括在所述衬底中形成通孔。
13.如权利要求12所述的方法，其中对所述衬底进行构图以在其中形成所述特征进一步包括在所述衬底中形成嵌入式迹线构图。
14.如权利要求13所述的方法，其中形成所述第三导电层包括使用电解电镀工艺利用铜来填充所述特征。
15.如权利要求14所述的方法，其中去除所述第一导电层包括使用硫酸基溶液化学蚀刻掉所述第一导电层。
16.一种在衬底上实现选择性区域电镀的方法，所述方法包括 在所述衬底上形成第一导电层；使用等离子体聚合工艺以在所述第一导电层上沉积疏水碳氢化合物膜； 对所述衬底进行构图以在其中形成特征，所述特征延伸穿过所述疏水碳氢化合物膜和所述第一导电层；形成邻接且电连接至所述第一导电层的第二导电层； 在所述第二导电层上形成第三导电层；以及去除所述疏水碳氢化合物膜和所述第一导电层。
17.如权利要求16所述的方法，其中形成所述第一导电层包括使用第一化学镀工艺形成第一铜层； 形成所述第二导电层包括使用第二化学镀工艺形成第二铜层； 所述第一铜层具有大约0. 1微米和大约1. 0微米之间的第一厚度；以及所述第二铜层具有大约等于所述第一厚度的第二厚度。
18.如权利要求16所述的方法，其中对所述衬底进行构图以在其中形成所述特征包括在所述衬底中形成通孔且进一步包括在所述衬底中形成嵌入式迹线构图。
19.如权利要求16所述的方法，其中形成所述第三导电层包括使用电解电镀工艺利用铜来填充所述特征。
20.如权利要求16所述的方法，其中去除所述第一导电层包括使用硫酸基溶液化学蚀刻掉所述第一导电层。
全文摘要
一种在衬底上(201)实现选择性区域电镀的方法，所述方法包括在所述衬底上形成第一导电层(301)，利用抗化学镀层(401)覆盖所述第一导电层，对所述衬底进行构图以在其中形成延伸穿过所述抗化学镀层和所述第一导电层的特征(510，520)，形成邻接且电连接至所述第一导电层的第二导电层(610)，在所述第二导电层上形成第三导电层(710)，以及去除所述抗化学镀层和所述第一导电层。
文档编号H01L21/60GK102171804SQ200980139228
公开日2011年8月31日 申请日期2009年11月18日 优先权日2008年11月25日
发明者I·萨拉马, Y·李 申请人:英特尔公司