专利名称：集成变压器的制作方法
技术领域：
本发明涉及一种集成变压器和一种制造这种变压器的方法。
背景技术：
电路设计者感兴趣的变压器主要电学参数是变压器匝数比η和磁耦合效率k。如果线圈之间的磁耦合是理想的(即，不存在磁通量的泄露)，那么k是统一的。另一方面，对于完全未耦合的线圈k是0。实际的变压器将具有介于这两个极值之间的值。典型地，对于芯片上单片变压器，可以实现0. 75和0. 9之间的k值。较高的k值结果是较低的损耗。对于芯片上变压器已经提出了许多种拓扑结构。然而，每一种都具有缺点。例如， 一种拓扑(已知为Shibata或者并联结构)易于设计，但是初级线圈和次级线圈的总长度不相等。因此，即使在每一个线圈中设置相同匝数的金属，所述变压器匝数比η也可能不等于1。在另一种拓扑结构中(已知为芬莱或者堆叠结构)，可以实现占据较少面积以及因此较高耦合系数k的变压器。然而在实现期间必须特别小心，因为这种设计使用铜和媒介金属层两者。所述媒介金属层通常相当薄，导致较高的电阻和因此较高的插入损耗。同样，通常具有比媒介金属层更低阻抗的上部金属层在变压器的电学响应中产生不对称性。另一个问题是由通过下部线圈将上述线圈与“导电”衬底间电屏蔽引起的，并且因此相对于衬底的寄生电容(以及相关联的耗散)对于每一个线圈都不同。此外，由于金属层的重叠，存在线圈之间电容的较大平板分量，这限制了频率响应。
发明内容
根据本发明的第一方面，提出了一种变压器，包括初级和次级线圈，每一个线圈均具有通过金属连接器电学并联连接在一起的第一和第二金属盖层，所述金属连接器穿过位于所述第一和第二金属盖层之间的衬底。因此，本发明提出了一种可以集成到诸如硅衬底之类的衬底上的变压器，并且其中所述线圈穿过所述衬底。因此这两个线圈具有较大的横截面面积，减小了它们的阻抗，并且展现了经由穿过所述衬底的金属连接器的彼此之间的较大电磁耦合面积。因此，所述耦合效率非常高，并且所述插入损耗较低。所述变压器也易于设计，不会受到堆叠结构所固有的问题。在一个实施例中，所述衬底是硅衬底，并且所述第一和第二金属盖层的每一个分别位于所述硅衬底的顶部和底部表面上。在另一个实施例中，所述衬底是氧化层，并且所述第一和第二金属盖层的每一个分别位于所述氧化层的顶部和底部表面上。因此在这两个实施例中，每一个线圈的第一金属盖层都位于所述衬底的顶部表面上，并且每一个线圈的第二金属盖层都位于所述衬底的底部表面上。
通常对于每一个线圈，所述衬底包括第一和第二沟槽，并且所述金属连接器包括分别穿过所述第一和第二沟槽的第一和第二部分，所述第一和第二部分的每一个将所述第
一和第二金属盖层电学并联连接在一起。可选地，对于每一个线圈，所述衬底包括第一沟槽，所述金属连接器的第一部分穿过所述第一沟槽，所述衬底还包括公共沟槽，对于每一个线圈，所述金属连接器的第二部分穿过所述共同沟槽彼此电学隔离，所述第一和第二部分的每一个将所述第一和第二金属盖层电学并联连接在一起。在一个实施例中，所述衬底是位于第二和第三硅衬底之间的第一硅衬底，用于所述初级线圈的第一和第二金属盖层的每一个分别位于所述第一硅衬底的顶部和底部表面上，以及用于所述次级线圈的第一和第二金属盖层的每一个分别位于第二和第三硅衬底的顶部和底部表面上，用于所述初级线圈的金属连接器穿过所述第一硅衬底，以及用于所述次级线圈的金属连接器具有平行地穿过所述第一、第二和第三硅衬底的第一和第二部分， 使得所述次级线圈包围所述初级线圈。典型地，用于所述初级线圈的所述金属连接器具有分别穿过所述第一衬底中的第一和第二沟槽的第一和第二部分，所述第一和第二部分的每一个将所述初级线圈的第一和
第二金属盖层电学并联连接在一起。用于所述次级线圈的金属连接器的第一和第二部分通常穿过所述第一、第二和第三衬底的每一个中的相应对齐的沟槽，所述第一和第二部分的每一个因此将所述次级线圈的第一和第二金属盖层电学并联连接在一起。在该实施例中，也提供第二初级线圈。在这种情况下，用于所述第二初级线圈的第一和第二金属盖层每一个分别位于所述第一硅衬底的顶部和底部表面上，并且用于所述第二初级线圈的金属连接器可以穿过所述第一硅衬底。因此，所述初级线圈和所述第二初级线圈彼此相邻地位于所述第一硅衬底上。可选地，用于所述第二初级线圈的第一和第二金属盖层可以位于第四硅衬底的顶部和底部表面上，所述第四硅衬底位于所述第一硅衬底和所述第二或第三硅衬底的任一个之间，并且用于所述第二初级线圈的金属连接器可以穿过所述第一硅衬底。在这种情况下， 用于所述次级线圈的金属连接器可以穿过所述第四衬底。因此。所述初级线圈和第二初级线圈在所述次级线圈之内彼此叠置。可以按照这种方式设置多个初级线圈，并且将上述两个段落的替代实施例进行组合以提供初级线圈的水平和垂直堆叠。该实施例提供了一种变压器，其中所述次级线圈完全地包围所述初级线圈，确保了初级线圈和次级线圈之间的良好电磁耦合。在另一个实施例中也实现了次级线圈包围所述初级线圈，其中所述衬底是位于第二和第三氧化层之间的第一氧化层，用于所述初级线圈的第一和第二金属盖层的每一个分别位于所述第一氧化层的顶部和底部表面上，用于所述次级线圈的第一和第二金属盖层的每一个分别位于所述第二和第三氧化层的顶部和底部表面上，用于所述初级线圈的所述金属连接器穿过所述第一氧化层，以及用于所述次级线圈的金属连接器具有平行穿过所述第一、第二和第三氧化层的第一和第二部分，使得所述次级线圈包围所述初级线圈。在制造之后，所述第一、第二和第三氧化层不必彼此进行区分，但是可以是一个总体的氧化层。典型地，用于初级线圈的所述金属连接器具有分别穿过所述第一氧化层中的第一和第二沟槽的第一和第二部分，所述第一和第二部分的每一个将所述初级线圈的第一和第
二金属盖层电学并联连接在一起。用于所述次级线圈的金属连接器的第一和第二部分通常穿过所述第一、第二和第三氧化层的每一个中的相应对齐的沟槽，所述第一和第二部分的每一个因此将所述次级线圈的第一和第二金属盖层电学并联连接在一起。在该实施例中，也提供第二初级线圈。在这种情况下，用于所述第二初级线圈的第一和第二金属盖层每一个分别位于所述第一氧化层的顶部和底部表面上，并且用于所述第二初级线圈的金属连接器可以穿过所述第一氧化层。因此，所述初级线圈和所述第二初级线圈彼此相邻地位于所述第一氧化层上。可选地，用于所述第二初级线圈的第一和第二金属盖层可以位于第四氧化层的顶部和底部表面上，所述第四氧化层位于所述第一氧化层和所述第二或第三氧化层的任一个之间，并且用于所述第二初级线圈的金属连接器可以穿过所述第四氧化层。在这种情况下， 用于所述次级线圈的金属连接器可以穿过所述第四氧化层。因此。所述初级线圈和第二初级线圈在所述次级线圈之内彼此叠置。可以按照这种方式设置多个初级线圈，并且将上述两个段落的替代实施例进行组合以提供初级线圈的水平和垂直堆叠。根据本发明的第二方面，提出了一种制造变压器的方法，所述变压器包括初级和次级线圈，所述方法包括对于每一个线圈，提供第一和第二金属盖层，以及通过形成穿过位于所述第一和第二金属盖层之间的衬底的金属连接器来将所述第一和第二金属连接器电学并联连接在一起。典型地，对于每一个线圈，通过使第一和第二沟槽穿过所述衬底、并且在所述沟槽之内沉积金属以形成穿过所述沟槽从所述衬底的顶部至底部表面的连续层。可以使用各向异性刻蚀工艺形成所述第一和第二沟槽。可选地，可以使用各向异性刻蚀工艺并且研磨所述衬底以减小其厚度的组合来形成所述第一和第二沟槽。典型地，使用气相沉积工艺或者通过电解生长来在所述沟槽之内沉积金属。通常，使用气相沉积工艺或者通过电解生长来提供所述金属盖层。在一个实施例中，所述衬底是硅衬底，并且在所述沟槽之内沉积金属和/或提供所述金属盖层之前，执行氧化步骤、接着是氮化硅沉积，以将所述金属与所述硅衬底隔离。可以执行钛_铜合金的物理气相沉积，以使得能够实现铜的电解生长。
现在将参考附图描述本发明的示例，其中图1示出了穿过硅管芯中的变压器线圈的截面图；图2示出了图1的变压器线圈的布局的变体；图3示出了在封装中安装的变压器的平面图；图4示出了穿过硅管芯中的同心变压器的截面图5a至图5f示出了在BiCMOS工艺期间在氧化层中制造变压器的工艺步骤；图6示出了在BiCMOS工艺期间在氧化层中制造同心变压器的工艺步骤；以及图7a至7c用曲线示出了通过图1的变压器提供的电磁耦合、品质因子和插入损耗的改进。
具体实施例方式图1中示出了作为硅管芯1上的集成电路制造的变压器的截面视图。所述变压器包括初级线圈2和次级线圈3，这两个线圈都嵌入到所述硅管芯1中。所述初级线圈2包括两个金属连接器4、5，所述金属连接器穿过在硅管芯1中形成的沟槽6、7。金属盖层8、9位于与所述两个金属连接器4、5接触的硅管芯1的顶部上，所述两个金属连接器因此将所述金属盖层8、9电学并联连接在一起。类似地，次级线圈3包括两个金属连接器10、11，所述金属连接器穿过在所述硅管芯1中形成的沟槽12、13。金属盖层14、15位于与两个金属连接器10、11接触的硅管芯1 的顶部上，所述金属连接器因此将金属盖层14、15电学并联连接在一起。所述金属连接器4、5、10、11全部都填充它们的相应沟槽6、7、12、13。由于两个线圈之间相对较大的距离，线圈的这种结构表现出在初级线圈和次级线圈之间较低的寄生电容性耦合。然而由于相同的原因，电磁耦合系数k有些低。由于相对较低的电容性耦合，这种结构非常适用于高频应用。图2中示出了所述线圈布局的第二种结构。与图1相同或者具有与图1相同功能的部分已经赋予相同的参考数字。这显著地改善了电磁耦合系数k。然而，这种改善是以增加初级线圈和次级线圈之间的寄生电容性耦合为代价的。由于相对较大的电容性耦合，这种结构更适用于低频应用。在该第二种结构中，代替形成四个沟槽，只形成三个沟槽。初级线圈2的金属连接器5穿过沟槽16，次级线圈3的金属连接器10穿过沟槽17。然而，初级线圈2的金属连接器4和次级线圈3的金属连接器11共享穿过硅管芯1的公共沟槽18。将金属连接器4和 11的每一个均沉积在公共沟槽18的相应侧壁上，并且通过金属连接器之间的间隙将金属连接器4和11彼此隔离。它们的相对邻近提高了初级和次级线圈2、3之间的电磁耦合系数k。为了在硅管芯1中制造如图1和2所示的变压器，执行以下步骤1)使用深反应离子刻蚀(DRIE)技术各向异性地刻蚀硅，其中需要形成沟槽6、7、 12、13或16、17、18。由这些沟槽构成的实际图案将依赖于所形成的变压器(例如，初级和次级线圈2、3的匝数比和所需的感应系数)的所需特性和在硅管芯1上存在的任何其他部件，这可能表示布局限制。2)各向异性刻蚀不会继续穿过硅管芯1的整个厚度。代替地，为了完成沟槽6、7、 12、13或16、17、18的形成，使所述衬底变浅(典型地使得硅管芯1的厚度在几十微米的量级)，以暴露出在硅管芯1中掩埋的沟槽6、7、12、13或16、17、18的底部。因为所形成沟槽的宽度与其深度成正比，各向异性刻蚀通常不用于隔离。因此，限制刻蚀的持续时间允许构建更加精细的沟槽。3)然后氧化硅管芯1，接着沉积氮化硅，希望这种氮化硅沉积用于沉积金属连接器和盖层的金属。执行该步骤以便将金属(典型地是铜)与体材料硅隔离。另外可以在硅中进行铜扩散。4)然后在需要沉积用于金属连接器和盖层金属的区域执行钛-铜合金的物理气相沉积。这使得能够实现铜金属层的生长。5)然后在沟槽6、7、12、13或16、17、18中电解生长铜金属层。依赖于这一步骤的持续时间，可以部分地填充(只留下图2所示的侧壁上的金属层)或者完全填充(如图1 所示)所述沟槽6、7、12、13或16、17、18。6)然后电解生长顶部金属盖层8、14，接着是底部金属盖层9、15。所述晶片只要求在形成顶部和底部金属盖层之间进行旋转，因为它们符合相同的图案。将不会连续地形成所述沟槽。代替地，所述沟槽必须周期性地中断以防止结构断 m农。当与现有技术相比较时，在硅管芯1中这样形成的金属沟槽导致在变压器中可用于承载电流的金属横截面积的增加。此外，已经发现由于沟槽的开口结构，这样刻蚀的沟槽提供较高的刻蚀速率。可以将其与贯通硅通孔进行对比，具有高高宽比的所述贯通硅通孔具有非常弱的刻蚀速率。图3示出了与图1横截面所示类似的变压器的平面图。在该图中，可以看出初级线圈2和次级线圈3的一个在另一个之中。初级线圈2在贯通硅通孔20、21处终止，次级线圈3在所述贯通硅通孔22、23处终止。可以看出，在点24处中断了其中形成初级和次级线圈2、3的沟槽(以防止如上所述的断裂)。可以将这种变压器作为将要安装到多芯片模块(MCM)中的分立部件来封装和出售。使用贯穿硅通孔20、21、22和23使信号路由通过硅，可以利用焊料隆起焊盘将贯穿硅通孔与PCB相连。可以利用相同的工艺流程制造所述贯穿硅通孔和沟槽，因此无需增加成本就可以制造变压器并且将其与PCB相连。图1和2所示的变压器的变体是如图4所示的同心变压器。这里，初级线圈形成在次级线圈内部。所述初级线圈形成在中间硅管芯30中，在所述中间硅管芯中金属连接器31和32 穿过中间硅管芯30中的沟槽，以将金属盖层33和34电连接在一起。所述次级线圈具有在上部硅管芯36的顶部表面上的顶部金属盖层35和下部硅管芯38的底部表面上的底部金属盖层37。通过穿过所有三个硅管芯30、36、38延伸的金属连接器对将这些金属盖层结合。所述第一金属连接器因此穿过上部硅管芯36中的沟槽39a、 中部硅管芯30中的沟槽39b和下部硅管芯38中的沟槽39c延伸。类似地，所述第二金属连接器穿过上部硅管芯36中的沟槽40a、中部硅管芯30中的沟槽40b和下部硅管芯38中的沟槽40c延伸。所述硅管芯30、36、38通过塑料间隔物41、42间隔开。通过已知为隆起焊盘43a、 b和44a、b的互连确保了金属连接器的电学连续性。可以使用与上述形成图4所示的沟槽、金属盖层和金属连接器的图案的相同工艺来制造这种变压器。图4a和4b示出了图4变压器的两个变体，可以用于实现不同的匝数比。在每一种情况下，在次级线圈内形成附加初级线圈(与原始初级线圈并联)。在图4a中，两个初级线圈彼此几乎水平地堆叠。如参考图4解释地那样形成第一初级线圈，并且由金属连接器31、32和金属盖层33、34表示。通过与在中间硅管芯30中形成沟槽(与用于金属连接器31、34的沟槽同时)、用金属填充这些沟槽相同的方式、以及再次与金属盖层33、34相同的方式同时提供金属盖层来形成第二初级线圈110。第二初级线圈110具有与第一初级线圈同样的结构，尽管没有分离地示出单独的金属盖层和金属连接
ο在图4b的变体中，将两个初级线圈垂直地堆叠，一个在另一个的上面。如参考图4 所述的形成第一初级线圈，并且通过金属连接器31、32和金属盖层33、34来表示。按照同样的方式形成第二初级线圈112，但是在这种情况下在另外的硅管芯111中形成第二初级线圈，按照与硅管芯30相同的方式处理另外的硅管芯111。因此，通过在所述另外的硅管芯 111中形成沟槽、用金属填充沟槽、并且提供金属盖层来按照与第一初级线圈相同的方式形成第二初级线圈112。所述第二初级线圈112具有与第一初级线圈相同的结构，尽管没有分离地示出单独的金属盖层和金属连接器。所述另外的硅管芯111位于塑料分离器41上面，并且通过另一个塑料分离器113与顶部硅管芯36相分离。同样，沿硅管芯111中的金属连接器39c、40c在塑料分离器113中提供隆起焊盘互连43c、44c，以将所述金属盖层35、 37连接在一起。按照这样的方式在次级线圈中提供两个初级线圈给出(初级次级)2 1的匝数比。可以通过在次级线圈内形成不同个数(例如3个或以上)的初级线圈来提供不同的匝数比。例如可以使用垂直和水平堆叠初级线圈的组合来实现4个初级线圈，其中两个线圈在硅管芯30上，两个线圈在另外的硅管芯111上。在这两个变体中，图4a所示的结构最适用于硅衬底(即参考图1所示和所述的工艺类型)，因为可以保持线圈之间的水平距离小于隆起焊盘互连的厚度。因此，利用图4a的变体优化了电磁耦合系数。图5a至5f示出了实现根据本发明的变压器的另一种方式，这时使用诸如QuBIC 工艺之类的BiCMOS工艺。在这种情况下，可以使用深沟槽隔离(DTI)原理在电介质层中实现金属化层之间的深沟槽。在图5a中，在硅管芯50上沉积铜、然后进行刻蚀以获得用于初级和次级线圈的每一个的底部金属盖层51、52、53、54。然后在图5b的硅管芯50和底部金属盖层51、52、53、54上沉积氧化层55。然后执行氧化层55的化学机械抛光(CMP)用于平面化。在图5c中，沉积光致抗蚀剂层56以留下刻蚀所要求暴露的沟槽图案。然后执行各向异性刻蚀以形成沟槽57a至57h，并且随后去除光致抗蚀剂层56。在图5d中可以看见沟槽57a至57h。然后将铜金属用于填充沟槽57a至57h，这是通过化学气相沉积(CVD)来实现的。 这形成了金属连接器58a至58h，如图5e所示。接着是化学机械抛光步骤，对具有嵌入其中的金属连接器58a至58h的氧化层55进行平面化。然后在氧化层55上沉积铜以形成图5f中的顶部金属盖层59、60、61、62，图5f示出了最终的变压器。可以看出，按照与图1实施例类似的布局形成初级和次级线圈。
类似的工艺可以用于形成类似图4的变压器。在图6a至6m中示出了这一工艺。 首先，在图6a中在硅管芯70上沉积铜并且然后进行刻蚀，以获得用于外部次级线圈的底部金属盖层71a、71b。然后在图6b的次级线圈的硅管芯70和底部金属盖层71a、71b上沉积氧化层72。 然后执行氧化层72的化学机械抛光(CMP)用于平面化。在氧化层72上沉积铜并且对其进行刻蚀以获得用于初级线圈的底部金属盖层 73a、73b。这如图6c所示。在图6d中的初级线圈的氧化层72和底部金属盖层73a、73b上沉积第二氧化层 74。然后执行氧化层74的化学机械抛光(CMP)用于平面化。在图6e中，沉积光致抗蚀剂层75以留下暴露用于刻蚀的内部初级线圈的金属连接器所要求的沟槽图案。然后执行各向异性刻蚀以形成沟槽76a至76d，并且随后去除光致抗蚀剂层75。在图6f中可以看见沟槽76a至76d。然后将铜金属用于填充沟槽76a至76d，这是通过化学气相沉积(CVD)来实现的。 这形成了用于初级线圈的金属连接器77a至77d，如图6g所示。接下来是化学机械抛光步骤，对具有嵌入其中的金属连接器77a至77d的氧化层74的平面化。然后在氧化层74上沉积铜以形成用于图6h中的初级线圈的顶部金属盖层78a、 78b。然后在图6i的初级线圈的氧化层74和顶部金属盖层78a、78b上沉积第三氧化层 79。然后执行氧化层79的化学机械抛光(CMP)用于进行平面化。在图6j中，沉积光致抗蚀剂层80，以留下用于刻蚀而暴露外部次级线圈的金属连接器所要求的沟槽图案。然后执行各向异性刻蚀以形成沟槽81a至81d，随后去除光致抗蚀剂层80。在图 6k中可以看见沟槽81a至81d。然后将铜金属用于填充沟槽81a至81d，这是通过化学气相沉积(CVD)来实现。这形成了用于次级线圈的金属连接器82a至82d，如图61所示。接着是化学机械抛光步骤，用于具有嵌入其中的金属连接器82a至82d的氧化层79的平面化。然后在氧化层79上沉积铜，以形成图6m中的顶部金属盖层83a、83b。像图4那样所得到的变压器具有由次级线圈包围的初级线圈。可以在参考图4所示的变压器中的次级线圈内设置多个初级线圈。在这种情况下，在氧化层上而不是硅上执行沟槽和金属沉积，图4b的变体是最有利的。这是因为并不要求所述隆起焊盘互连，因为可以在无需塑料分离器的情况下连续地形成氧化层。因此，如果保持线圈之间的氧化层足够小，可以相应地使得电磁耦合系数较高。图7a至图7c示出了具有与图1所示相同结构的变压器上执行的仿真结果。所述仿真结果示出了对于上述图1的结构和Shibata结构的绝对结果之间的差别。在图7a中，示出了电磁耦合系数k中的差别，将其表达为图1的结构和Shibata 结构之间的百分比差(即两个系数之间值的差与Shibata结构的系数的比率乘以100% ) 随频率的变化。可以看出，利用图1的结构存在显著的改善。图7b示出了用于初级线圈的品质因子的差，将其表达为图1的结构和Shibata结构之间百分比差随频率的变化。再次，利用图1的结构存在显著的改善。图7c示出了两个结果曲线。曲线100涉及图1的结构和Shibata结构之间的插入损耗之差随频率的变化。通过曲线左手一侧上的y轴将所述插入损耗的值提供为图1的结构和Shibata结构之间的百分比差。插入损耗存在显著的降低，尤其是在IOGHz周围。第二曲线101涉及图1的结构和Shibata结构之间的传输参数S12中的差随频率的变化。通过曲线右手一侧上的y轴提供S12的值作为图1的结构和Shibata结构之间的百分比差。在S12中存在显著的增加，尤其是在IOGHz周围。应该理解的是尽管贯穿全文将铜用作用于形成变压器部件的金属，可以使用诸如铝或金)之类的其他金属(或者实际上，与现有半导体制造工艺兼容的其他金属)。类似地，可以使用除了硅以外的不同半导体材料。例如，可以使用基于锗、砷化镓或硅_锗半导体之类的工艺。根据对附图、公开和所附权利要求的研究，本领域普通技术人员在实践要求权利要求的本发明是可以理解和实践对于所公开实施例的其他变体。在权利要求中，词语“包括”不排除其他元件或步骤，并且不定冠词“一个”不排除多个。单独的处理器或其他单元可以实现权利要求中引用的几个项目的功能。唯一的事实在于在相互不同的从属权利要求中引用的特定措施并不表示不能有利地使用这些措施的组合。权利要求中的任意参考符号不应该解释为限制其范围。
权利要求
1.一种变压器，包括初级和次级线圈(2，3)，每一个线圈(2，3)均具有通过金属连接器 (4,5,10,11)电学并联连接在一起的第一和第二金属盖层(8，9，14，15)，所述金属连接器穿过位于所述第一和第二金属盖层(8，9，14，15)之间的衬底(1)。
2.根据权利要求1所述的变压器，其中所述衬底是硅衬底(1)，并且所述第一和第二金属盖层(8，9，14，15)的每一个分别位于所述硅衬底(1)的顶部和底部表面上。
3.根据权利要求2所述的变压器，其中所述衬底是氧化层(55)，并且所述第一和第二金属盖层(51-54,59-62)的每一个分别位于所述氧化层(55)的顶部和底部表面上。
4.根据任一前述权利要求所述的变压器，其中对于每一个线圈(2，3)，所述衬底(1)包括第一和第二沟槽(6，7，12，13)，并且所述金属连接器包括分别穿过所述第一和第二沟槽 (6，7，12，13)的第一和第二部分(4，5，10，11)，所述第一和第二部分(4，5，10，11)的每一个将所述第一和第二金属盖层(8，9，14，15)电学并联连接在一起。
5.根据权利要求1至3中任一项所述的变压器，其中对于每一个线圈(2，3)，所述衬底(1)包括第一沟槽(16，17)，所述金属连接器的第一部分(5，10)穿过所述第一沟槽(16， 17)，所述衬底(1)还包括公共沟槽(18)，对于每一个线圈(2，3)，所述金属连接器的第二部分(4，11)穿过所述共同沟槽且彼此电学隔离，所述第一和第二部分(4，5，10，11)的每一个将所述第一和第二金属盖层(8，9，14，15)电学并联连接在一起。
6.根据权利要求1所述的变压器，其中所述衬底是位于第二和第三硅衬底(36，38)之间的第一硅衬底(30)，用于所述初级线圈的第一和第二金属盖层(33，34)的每一个分别位于所述第一硅衬底(30)的顶部和底部表面上，以及用于所述次级线圈的第一和第二金属盖层(35，37)的每一个分别位于第二和第三硅衬底(36，38)的顶部和底部表面上，用于所述初级线圈的金属连接器(31，32)穿过所述第一硅衬底(30)，以及用于所述次级线圈的金属连接器(39a-C，40a-C)具有平行地穿过所述第一、第二和第三硅衬底(30，36，38)的第一部分(39a_c)和第二部分(40a_c)，使得所述次级线圈包围所述初级线圈。
7.根据权利要求1所述的变压器，其中所述衬底是位于第二和第三氧化层(72，79)之间的第一氧化层(74)，用于所述初级线圈的第一和第二金属盖层(73a，73b，78a，78b)的每一个分别位于所述第一氧化层(74)的顶部和底部表面上，用于所述次级线圈的第一和第二金属盖层(71a，71b，83a，83b)的每一个分别位于所述第二和第三氧化层(72，79)的顶部和底部表面上，用于所述初级线圈的所述金属连接器(76a-d)穿过所述第一氧化层(74)， 以及用于所述次级线圈的金属连接器(82a-d)具有平行穿过所述第一、第二和第三氧化层 (72，74，79)的第一部分(82a，82d)和第二部分(82b，82c)，使得所述次级线圈包围所述初级线圈。
8.—种制造变压器的方法，所述变压器包括初级和次级线圈(2，3)，所述方法包括对于每一个线圈，提供第一和第二金属盖层(8，9，14，15)，以及通过形成穿过位于所述第一和第二金属盖层(8，9，14，15)之间的衬底(1)的金属连接器(4，5，10，11)来将所述第一和第二金属盖层(8，9，14，15)电学并联连接在一起。
9.根据权利要求8所述的方法，其中对于每一个线圈(2，3)，通过使第一和第二沟槽 (6，7，12，13)穿过所述衬底(1)、并且在所述沟槽(6，7，12，13)之内沉积金属以形成穿过所述沟槽(6，7，12，13)从所述衬底(1)的顶部至底部表面的连续层，来形成所述金属连接器 (4、5，10、11)。
10.根据权利要求9所述的方法，其中使用各向异性刻蚀工艺形成所述第一和第二沟槽(6,7,12,13) ο
11.根据权利要求9所述的方法，其中使用各向异性刻蚀工艺并且研磨所述衬底⑴以减小其厚度的组合来形成所述第一和第二沟槽(6，7，12，13)。
12.根据权利要求9至11中任一项所述的方法，其中使用气相沉积工艺或者通过电解生长来在所述沟槽(6，7，12，13)之内沉积金属。
13.根据权利要求8至12中任一项所述的方法，其中使用气相沉积工艺或者通过电解生长来提供所述金属盖层(8，9，14，15)。
14.根据权利要求12或13所述的方法，其中所述衬底是硅衬底(1)，并且在所述沟槽 (6,7,12,13)之内沉积金属和/或提供所述金属盖层(8，9，14，15)之前，执行氧化步骤、接着是氮化硅沉积，以将所述金属与所述硅衬底(1)隔离。
15.根据权利要求12至14中任一项所述的方法，其中执行钛_铜合金的物理气相沉积，以使得能够实现铜的电解生长。
全文摘要
公开了一种包括初级和次级线圈的集成变压器。每一个线圈具有通过金属连接器电学并联连接在一起的第一和第二金属盖层，所述金属连接器穿过位于所述第一和第二金属盖层之间的衬底。
文档编号H01F27/28GK102237336SQ201110119330
公开日2011年11月9日 申请日期2011年5月4日 优先权日2010年5月5日
发明者奥利弗·泰森, 马格利·杜甫里西斯 申请人:Nxp股份有限公司