专利名称：金属栅cmp后的制程监控方法
技术领域：
本发明涉及一种半导体器件的制造方法，更具体地讲，涉及一种金属栅化学机械平坦化后的制程监控方法。
背景技术：
随高K/金属栅工程在45纳米技术节点上的成功应用，使其成为亚30纳米以下技术节点不可缺少的关键模块化工程。目前只有坚持高K/后金属栅(gate last)路线的英特尔公司在45纳米和32纳米量产上取得了成功。近年来紧随IBM产业联盟的三星，台积电，英飞凌等业界巨头也将之前开发的重点由高K/先金属栅(gate first)转向gate last工程。对于gate last工程，化学机械平坦化(CMP)工艺的开发被业界认为最具挑战 性。在gate last工程中，需要一道CMP工艺将多晶栅(poly gate)顶部的氧化娃和氮化硅隔离层磨掉，并在露出多晶栅顶部后停止研磨，此步被称为打开多晶栅顶的CMPjP polyopening polish nitride CMP ;随后,将传统工艺制备的多晶栅挖掉,接着填充进金属，形成金属栅，而后需要一步或多步针对金属栅的化学机械平坦化，即metal gate CMP,工艺流程见图I。具体地，如图IA在衬底I上依次沉积绝缘层2、多晶硅假栅3、栅极侧壁4、层间介质层(IDL)5，然后如图IB去除多晶硅假栅3形成栅极开口 6，接着如图IC在栅极开口 6中沉积金属栅极材料7，最后如图ID所示，CMP平坦化金属栅极材料以最终形成金属栅。金属栅CMP后，需要进行有效的监控手段来判断CMP过程是否存在平坦化过量问题(over polish);为此,急需一种直观的,对晶圆无损伤的快速监控方法来判断金属栅CMP工艺是否合格。目前，集成电路工业界对工艺制程的监控大部分采用的是光学量测手段。随技术节点的不断缩小，器件结构越来越复杂，叠层材料越来越薄，传统光学量测方法遇到了很大挑战。对于金属CMP工艺后的制程监控，无法采用传统光学量测系统量测，根本原因是光源发出的光线无法穿透金属材料；对于复杂的金属叠层结构，光学量测手段也只能采用间接监控金属附近绝缘层厚度的方式来监控CMP制程，并且此方式需要在所测量绝缘层下面垫有反射层才可以，因此传统光学量测手段在金属CMP后的工艺监控上受到了极大限制。目前，常规金属CMP有钨(W)和铜(Cu) CMP制程;W CMP工艺后一般不监控或是间接监控绝缘层厚度；Cu CMP工艺后，应用比较多的是采用脉冲超声波原理的量测方法，但该方法的量测效率比光学量测慢很多。
发明内容
因此，本发明的目的在于提出一种在金属栅CMP之后对剩余金属的厚度进行量测的方法，确定该CMP过程是否过度进行，同时，该量测方法对晶圆不会带来损伤。本发明提供一种金属栅CMP后的制程监控方法，包括以下步骤在晶圆表面形成金属栅结构以及测试结构；确定金属栅材料厚度量测目标及误差范围；对金属栅结构以及测试结构中的金属进行CMP;以及使用XRR设备测量测试结构中金属栅材料的厚度，判断CMP工艺是否合格。其中，测试结构与金属栅采用相同工艺同时制作在相同水平面内。其中，测试结构包括衬底上的绝缘层、绝缘层上的金属栅材料、金属栅材料周围的侧壁以及侧壁周围的层间介质层。其中，测试结构具有预定的图形密度，该图形密度定义为金属栅宽度与金属栅间距的比值，测试结构的密度范围为10% -100%。其中，测试结构的密度范围为50%。其中，测试结构位于晶圆内部独立芯片单元的切割线上或者独立芯片单元内部。其中，该测试结构为长方形或者正方形。其中，该测试结构的尺寸为20 μ mX20 μ m、30 μ mX30 μ m、50 μ mX50 μ m 中的一种。
其中，金属栅材料包括Al、Ti、Cu、W、Ta，以及这些金属的合金、氮化物及其组合。其中，如果金属山材料厚度超出误差范围，则判定CMP不合格，需要二次处理。依照本发明的量测方法，实现了在沉积金属栅进行CMP后金属层厚度的精确监控，因而能直接判断是否存在金属栅的过研磨问题，进而明确金属栅CMP是否工艺合格，由于采用了 XRR设备及技术，避免了对于晶圆的破坏性测试，使得测试、监控过程更为高效，器件可靠性提高。另外，本发明的实施例中选择的是对金属栅厚度的量测，本领域技术人员也可以根据本发明的精神实质将该监控方法扩展到对于其他半导体器件组成部分的监控。本发明所述目的，以及在此未列出的其他目的，在本申请独立权利要求的范围内得以满足。本发明的实施例限定在独立权利要求中，具体特征限定在其从属权利要求中。
以下参照附图来详细说明本发明的技术方案，其中图I显示了现有技术的后栅工艺示意图；图2显示了 XRR测量技术示意图；图3显示了测试图形的形状和尺寸示意图；以及图4显示了测试图形的结构示意图。
具体实施例方式以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了提出采用XRR量测技术对后栅工艺的金属栅CMP工艺后进行监控，并给出相应的测试结构。需要指出的是，类似的附图标记表示类似的结构。形成栅结构的金属栅CMP工艺属于32nm及以下技术节点新型的先进CMP工艺，如何有效对金属栅CMP制程进行有效监控，尚未见任何报道。本发明提出了基于X射线反射技术(X-ray reflectivity,简称XRR)的量测方法来解决上述技术问题。该技术在集成电路工业界的应用刚处于起步阶段，是一种很有发展潜力的工艺监控手段。其基本原理是将X射线以一定角度达到样品表面，X射线在穿透薄膜后遇到下一层材料界面时会发生反射；通过计算入射X射线和反射X射线的相位差来获得所测薄膜的厚度。从薄膜中反射出的X射线携带了薄膜信息，该技术可以有效测量复杂多层薄膜的厚度和密度。其突出的X射线强穿透性特点使得量测过程不受金属和非金属材料的限制，叠层越多越有利于其建模和量测。同时该方法具有量测速度快，结果准确的优点，其量测过程见简图2，也即对于表面形成有特定器件、电路结构的晶圆以某特定角度照射X射线，从其对称的角度上放置X射线探测器、检测器或传感器，通过测量反射X射线的相位差从而确定被照射部位的金属薄膜厚度。金属栅CMP后的工艺监控目的通过XRR手段，量测测试结构金属层厚度，以此判断CMP过程产生的凹陷(dishing)或金属线间腐蚀(erosion)缺陷是否在合理范围内，达到对金属栅CMP工艺进行有效监控的目的。具体地，依照本发明的一个实施例的后栅工艺移除多晶硅假栅的方法包括以下步骤首先，在晶圆表面形成金属栅结构以及测试结构。参照附图1，在衬底I上依次形成绝缘层2、多晶硅假栅极3、栅极侧壁4、层间介质层(IDL) 5，然后去除多晶硅假栅极3，形成栅极开口 6，在栅极开口 6中填充金属栅极材料7，CMP之后得到金属栅极。其中，绝缘层2材质为高k材料、氧化娃或氮氧化娃,金属栅极材料7可以是Al、Cu、W、Ti、Ta等，以及这些金属和金属合金、金属氮化物的组合，组合方式包括层叠或混杂。与此同时，在晶圆的其 他位置上，采用相同工艺在同一水平面内形成测试结构8。测试结构8形状为例如矩形，实例可举证正方形或长方形结构，只要其结构对于特定角度的X射线反射能形成特定的相位差。对于实施例所举的正方形而言，尺寸(长a乘以宽b)包括但不限于20 μ m Χ20μπκ30 μ mX 30 μ m、50 μ m X 50μ m等，参见图3。测试结构8的图形为带侧墙金属栅，与制程工艺统一，放大图见图4，也即测试结构8也包括衬底I、绝缘层2、栅极侧壁4、IDL5。测试结构8的图形密度定义为金属栅宽度c与金属栅之间宽度d(也即金属栅间距d)的比值，即c/d，其密度范围10 % -100 %，实例可举证50 %;对于50 %的图形密度，C的具体尺寸以实际产品的金属栅宽度(gate⑶)为准。测试结构8位置可以在晶圆内部独立芯片单元的切割线上以节省芯片面积，或是独立芯片单元内部以个性化设置不同芯片之间的测试图形以便针对不同的栅宽度而调整。其次，确定金属厚度量测目标及误差范围。可以先在测试用的晶圆(也即不用于最后切割成芯片产品的备用晶圆)上专门形成多个测试图形8，也可以在某一晶圆上的不同区域形成多个测试图形8,通过这种实验性设计(design of experimental,DOE)以及采用扫描电子显微镜(SEM)或透射电子显微镜(TEM)的破坏性测试手段，对某一产品型号的晶圆在金属栅CMP工艺后进行切片分析，确定金属层厚度e的变化范围，参见图4 ;根据实际切片结果合理定义金属栅CMP后金属层厚度的量测目标，以及厚度的容差范围。例如DOE和切片分析得到某一产品型号的晶圆上金属栅7的厚度e为I ym，其变化范围为O. 2μπι，则判定金属栅7没有欠/过CMP的标准是晶圆上金属栅7的厚度为1±0. 2 μ m。其中，DOE实验目的就是找到金属栅CMP工艺后金属层厚度可接受的变化范围。然后，对金属栅结构以及测试结构中的金属进行CMP。依照金属栅的材质选用合适的CMP研磨液种类、流量以及研磨垫，例如对于铜金属栅，可以采用日立公司的430研磨液进行无研磨料研磨(AFP)技术。随后进行化学清洗，例如采用柠檬酸，并配以超声波或兆声波清除微小颗粒。再进行干燥。接着，使用XRR设备测量测试结构8中金属栅材料7的厚度，判断是否发生欠/过CMP。如果厚度值在容差范围内(容差范围已由第2步确定)，可认为金属栅CMP工艺合格；如过金属厚度不在容差范围内，可认为金属栅CMP工艺不合格，需要对该工艺进行调整，也即将本批次样品送回工艺线进行再次CMP (对于欠CMP)或重新调整CMP工艺参数(对于过CMP)。依照本发明的量测以及刻蚀方法，通过实验性设计得到良好CMP过程的金属栅厚度变化范围，然后通过X射线反射设备测试实际产品的金属栅厚度，从而判定金属栅是否欠/过CMP。这种测试以及CMP金属栅的方法，避免了对于大规模产品均采用SEM或TEM的破坏性测试，提高了测试效率节省了成本，因此测试更加方便高效，得到的产品良率以及可靠性有大幅提升。尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构 及其制造方法将包括落入本发明范围内的所有实施例。
权利要求
1.一种金属栅CMP后的制程监控方法，包括以下步骤 在晶圆表面形成金属栅结构以及测试结构； 确定金属栅材料厚度量测目标及误差范围； 对金属栅结构以及测试结构中的金属进行CMP ;以及 使用XRR设备测量测试结构中金属栅材料的厚度，判断CMP工艺是否合格。
2.如权利要求I的方法，其中，测试结构与金属栅采用相同工艺同时制作在相同水平面内。
3.如权利要求2的方法，其中，测试结构包括衬底上的绝缘层、绝缘层上的金属栅材料、金属栅材料周围的侧壁以及侧壁周围的层间介质层。
4.如权利要求I的方法，其中，测试结构具有预定的图形密度，该图形密度定义为金属栅宽度与金属栅间距的比值，测试结构的密度范围为10% -100%。
5.如权利要求4的方法，其中，测试结构的密度范围为50%。
6.如权利要求I的方法，其中，测试结构位于晶圆内部独立芯片单元的切割线上或者独立芯片单元内部。
7.如权利要求I的方法，其中，该测试结构为长方形或者正方形。
8.如权利要求5的方法，其中，该测试结构的尺寸为20iimX20iim、30iimX30iim、50 u mX 50 u m 中的一种。
9.如权利要求I的方法，其中，金属栅材料包括Al、Ti、Cu、W、Ta，以及这些金属的合金、氮化物及其组合。
10.如权利要求I的方法，其中，如果金属栅材料厚度超出误差范围，则判定CMP不合格，需要二次处理。
全文摘要
本发明提供一种金属栅CMP后的制程监控方法，包括以下步骤在晶圆表面形成金属栅结构以及测试结构；确定金属栅材料厚度量测目标及误差范围；对金属栅结构以及测试结构中的金属进行CMP；以及使用XRR设备测量测试结构中金属栅材料的厚度，判断CMP工艺是否合格。依照本发明的量测方法，由于采用了XRR设备及技术，避免了对于晶圆的破坏性测试，使得测试、监控过程更为高效，器件可靠性提高。另外，本发明的实施例中选择的是对金属栅厚度的量测，本领域技术人员也可以根据本发明的精神实质将该监控方法扩展到对于其他半导体器件组成部分的监控。
文档编号H01L21/66GK102810492SQ20111015004
公开日2012年12月5日 申请日期2011年6月3日 优先权日2011年6月3日
发明者杨涛, 赵超, 李俊峰, 闫江, 陈大鹏 申请人:中国科学院微电子研究所