专利名称：单片集成太阳能模块和制造方法
技术领域：
本发明大体上涉及光伏电池，并且更特别地涉及单片集成碲化镉(CdTe)模块。
背景技术：
PV(或太阳能)电池用于将太阳能转换成电能。典型地，在它的基本形式中，PV电池包括用设置在衬底层上的两层或三层制成的半导体结，以及用于采用电流的形成传递电能到外部电路的两个接触(导电层)。此外，常常采用另外的层以增强PV器件的转换效率。有多种PV电池的候选材料系统，其中每个具有某些优势和劣势。CdTe是突出的多晶薄膜材料，具有大约1.45-1.5电子伏特的近理想带隙。CdTe还具有非常高的吸收率，并且CdTe的膜可以使用低成本技术制造。为了形成太阳能模块，PV电池必须电互连。常规的互连方式牵涉经由叠瓦 (shingling)或金属带将分立电池连接在一起。在常规方式中，互连的电池不维持公共衬底。另一个互连技术是单片集成，其中PV电池作为电池制造工艺的一部分而电互连。 单片集成典型地被实现以用于薄膜PV模块，其中PV层沉积在大面积衬底之上。薄膜PV模块通过将模块分割成串联连接的个体电池实现以提供高电压输出。划线和图案化步骤常常用于将大面积分割成电互连的电池同时维持公共衬底。该方式典型地应用于沉积在玻璃上的太阳能电池。存在若干方式用于实现单片集成，并且每个方式具有除其他因素之外涉及制造顺序、要求的工具和材料相互作用的各种优势和劣势。薄膜PV制造中的关键挑战中的一个涉及需要将相邻电池的顶部接触隔离，即划线通过顶部导电外层而不损伤下面的层。对于形成单片互连，三个划线是典型必需的。划线之间的间距应该足够宽以克服不希望的电连接的可能性。然而，由划线占用的总面积加上划线之间的任何空间应该理想地尽可能小以最大化PV电池的吸收面积。机械划线对于柔性衬底常常是不实用的，并且如果下面的层是比上面的层具有更高吸收性，激光划线可以是大有希望的。图1图示二硒化铜铟镓(Cu (In, Ga) Se2或CIGS)电池的示例常规单片PV电池互连工艺。如示出的，例如在图1中，该工艺以在衬底62上沉积第一导电层60开始。对于图示的工艺，该第一导电层60使用横过模块的线形切口 64划线。例如CIGS层等半导体层66 然后如在图1中描绘来沉积。平行于第一划线64的第二划线68将CIGS层66隔离成个体 PV电池。例如透明导电氧化物(TCO)层的第二导电层70然后也如在图1中描绘来沉积。 该单片集成工艺用第三划线72完成，其留下串联连接74，其中来自第二导电层70的TCO将一个PV电池76的顶部连接到下一个PV电池78的底部。所得的单片集成CIGS电池76、78 具有称为“衬底几何结构”的结构。即，电池76、78设置在绝缘衬底62 (其典型地是玻璃) 上并且包括用TCO层70形成的透明上接触。由于在对于柔性衬底上生长的电池对准三个划线方面的内在困难，单片互连在应用中典型地限于玻璃衬底上的PV模块制造。然而，为了制造轻量和坚固的CdTe太阳能模块，使用例如金属或聚合物网等柔性衬底将是可取的。常规CdTe PV电池采用“上覆层(superstrate) ”几何结构沉积，如在图2中图示的。如在图2中示出的，CdTe太阳能电池80在玻璃衬底82上形成。透明导电层84 (典型地 TCO层84)沉积在玻璃衬底82上。接着，可选的高电阻透明导电氧化物(high resistance transparent conductive oxide) (HRT)层 86 可沉积在该 TCO 层 84 上，并且典型地 CdS 层 88沉积在该HRT层86上。CdTe层90沉积在该CdS层88上，并且形成背接触92。另外，可包括上玻璃衬底94以提供廉价的环境阻挡物。然而，采用上覆层几何结构制造的常规CdTe电池可以具有某些缺点。例如，因为吸收体层在高温下的随后沉积，优化窗口层可能是不可能的。此外，采用上覆层几何结构沉积的常规CdTe电池典型地在玻璃衬底82上形成，其可以增加总重量并且减损所得PV模块的坚固性。因此提供用于采用衬底几何结构制造CdTe PV电池的方法使得可以采用例如金属或聚合物网等柔性衬底将是可取的。提供用于单片集成采用衬底几何结构沉积的CdTe PV 电池的方法以便减少处理时间和成本将进一步是可取的。
发明内容
本发明的一个方面在于包括第一导电层和绝缘层的单片集成光伏(PV)模块。该第一导电层设置在该绝缘层下面。该单片集成PV模块进一步包括背接触金属层、P型半导体层和具有至少大约五(5) μ m的中等晶粒大小并且包括镉和碲的大致上本征的半导体层。该单片集成PV模块进一步包括η型半导体层。该大致上本征半导体层设置在该ρ型半导体层和该η型半导体层之间从而形成有源半导体堆叠。该背接触金属层设置在该绝缘层和该有源半导体堆叠之间。该单片集成PV模块进一步包括设置在该有源半导体堆叠上面的第二导电层和至少一个延伸通过该背接触金属层的第一沟槽。该第一沟槽中的每个将相应PV电池的背接触金属层与相应相邻PV电池的背接触金属层分开。至少一个第二沟槽延伸通过P型半导体、大致上本征半导体和η型半导体层。该第二沟槽中的每个将相应PV 电池的P型半导体、大致上本征半导体和η型半导体层与相应相邻PV电池的ρ型半导体、 大致上本征半导体和η型半导体层分开。至少一个第三沟槽延伸通过第二导电层。该第三沟槽中的每个将相应PV电池的第二导电层与相应相邻PV电池的第二导电层分开。本发明的另一个方面在于用于单片集成光伏(PV)电池的方法。该单片集成方法包括提供第一导电层、在该第一导电层上沉积绝缘层、在该绝缘层上沉积背接触金属层以及形成至少一个延伸通过该背接触金属层的第一沟槽。该单片集成方法进一步包括在该背接触金属层上沉积有源半导体堆叠。该有源半导体堆叠包括设置在P型半导体层和η型半导体层之间的具有至少大约五(5) μ m的中等晶粒大小的大致上本征的半导体层。该单片集成方法进一步包括形成至少一个延伸通过P型、大致上本征和η型半导体层的第二沟槽、 至少部分在该有源半导体堆叠上沉积第二导电层以及形成至少一个延伸通过该第二导电层的第三沟槽。
当下列详细说明参照附图(其中类似的符号在整个附图中代表类似的部件)阅读时，本发明的这些和其他特征、方面和优势将变得更好理解，其中图1图示CIGS的示例常规单片PV电池互连工艺；图2图示采用“上覆层”配置制造的常规CdTe PV电池；图3是采用“衬底”配置制造的示例CdTe n-i-p结构的示意剖视图；图4图示根据本发明的实施例的用于制造采用“衬底”配置并且具有图3中示出的n-i-p结构的CdTe PV电池的示例单片集成工艺的前三个步骤；图5图示在图4中示出的示例工艺的接着的三个步骤；图6是具有HRT层并且采用“衬底”配置制造的另一个示例CdTen-i-p结构的示意剖视图；图7是采用“衬底”配置沉积并且具有图6的HRT层和n-i-p结构的示例单片集成CdTe模块的示意剖视图；图8是采用“衬底”配置制造的示例CdTe p-i-n结构的示意剖视图；图9是采用具有p-i-n结构的PV电池的“衬底”几何结构制造的示例单片集成PV 模块的示意剖视图。
具体实施例方式提供单片集成采用“衬底”配置制造的CdTe PV电池的方法。单片互连模块200 可用例如在图3中描绘的CdTe n-i-p结构或在图8中描绘的CdTe p-i-n结构等单个器件 210来配制。图3和8的结构中的每个采用用于CdTe电池的“衬底”(如与常规的“上覆层”相反)配置。在图3和8中示出的配置包括第一导电层12、p型半导体层14、大致上本征(i型)的半导体层16、n型半导体层18和第二导电层22。如在图3和8中指示的，该ρ 型半导体层14、大致上本征(i型)的半导体层16、η型半导体层18形成有源半导体堆叠 30。对于在图3中示出的示例设置，第一导电层12设置在ρ型半导体层14下面，而η型半导体层18设置在第二导电层22下面，使得光入射通过η型半导体层18。对于图3中示出的配置，大致上本征的CdTe层16设置在ρ型半导体层14和η型半导体层18之间，由此形成n-i-p结构30。如本领域内已知的，在大致上本征的CdTe层中产生的载流子对由相应掺杂层产生的内场分开，以便形成光伏电流。如此，n-i-p结构当暴露于适当的照明时产生光伏电流，其由与器件的适当层电连通的导电层12、22收集。相似地，对于图8中示出的示例设置，第一导电层12设置在η型半导体层18下面，并且P型半导体层14设置在第二导电层22下面，使得光入射通过ρ型半导体层14，由此形成p-i-n结构(其也由标号30指示)。大致上本征的半导体层16包括镉和碲，并且更特别地包括从由碲化镉(CdTe)、碲化镉锌、碲化镉硫、碲化镉锰、碲化镉镁和其的组合构成的组选择的材料。如这里使用的，短语“大致上本征”应该理解为指示具有小于大约每立方厘米(CC)IO13的载流子浓度的材料。 如将由本领域内技术人员认识到的，对于主动掺杂的材料和没有主动引入掺杂剂形成的材料两者可以获得该范围中的载流子浓度。CdTe的η型掺杂剂的非限制性示例包括铝、铟、 氯、溴和碘。对于CdTe，适合的ρ型掺杂剂非限制性地包括铜、氮、磷、锑、砷和钠。对于某些配置，大致上本征的半导体层16包括碲化镉(CdTe)。然而，本征层16在某些实施例中可包括将不导致大的带隙偏移(例如，<0. IeV的带隙偏移)的来自族II和族VI或族III和族V的其他元素，，例如锌、硫、锰和镁等。对于特定配置，镉在CdTe中的原子百分比在从大约48-52原子百分比的范围中，并且碲在CdTe中的原子百分比在从大约 45-55原子百分比的范围中。采用的CdTe可以是富Te的，例如碲的原子百分比可在从大约52-55原子百分比的范围中。对于特定配置，锌、硫、锰或镁在CdTe中的原子百分比小于大约10原子百分比，并且更特别地，大约8原子百分比，并且再更特别地，大约6原子百分比，且带隙停留在1. 4-1. 6eV范围中。已经认定通过添加小原子百分比的锌，所得的本征碲化镉锌的缺陷密度相对于CdTe减小。然而，相反缺陷态可偏移到带内不同的能级，导致不同的自补偿能级(例如可导致更多施主/受主型状态，或更少深缺陷(其可提高寿命))， 这是可能的。然而，十原子百分比的锌将使带隙移到大约135eV。相似地，硫的添加将在大约1.4和1.5eV之间改变所得的本征碲化镉硫的带隙(对于小的原子S百分比)。参见，例如 D.W.Lane "A review of the optical band gap of thin film CdSxTe1^" Solar Energy Materials & Solar Cells 90(2006) 1169-1175,以及 Jihua Yang 等‘‘Alloy composition and electronic structure of CdlAxZnxTe by surface photovoltage spectroscopy" Journal of Applied Physics 91 卷第 2 其月 703-707 页。传统上，基于CdTe的器件的性能已经通过将块体性质赋予CdTe来说明。然而，越来越多地存在的表明是器件性能主要由晶界的性质控制。根据特别的实施例，大致上本征的半导体层16包括许多由晶界分开的晶粒并且具有至少大约五(5) μπι的中等晶粒大小。 该晶粒是轻P型的或轻η型的。对于特别的实施例，大致上本征的半导体层16内至少百分之九十(90%)的晶粒(在剖视图中)特征在于至少大约五(5) μπι的晶粒大小。根据更特别的示例，大致上本征的半导体层16内至少90%的晶粒特征在于至少大约十(10) μπι的晶粒大小，并且更特别地至少大约二十00) μπι的晶粒大小。另外，对于某些配置，大致上本征的半导体层16具有小于二( μ m的厚度。对于更特别的配置，大致上本征的半导体层 16的中等晶粒大小与大致上本征的半导体层16的厚度的比率大于二，并且更特别地，大于五，并且再更特别地，大于十。在一个非限制性示例中，中等晶粒大小与大致上本征的半导体层的厚度的比率是大约2. 5。有益地，通过控制该比率，晶界相对远，使得电荷载流子更可能碰到前和背接触中的一个(相比晶界)(尤其在漂移器件中)。为了避免势垒在ρ-i界面形成，ρ型半导体层14的材料应该选择成避免ρ型和本征层之间的带隙不连续。例如，在本征和ρ型材料之间的界面处Δ1<0.0&ν。P型半导体层14的非限制性示例材料包括碲化锌(ZnTe)、CdTe、碲化镁(MgTe)、碲化锰(MnI1e)、碲化铍(BeTe)、碲化汞(HgTe)、碲化铜(CuxTe)和其的组合。这些材料应该也理解为包括其的合金。例如，CdTe可以与锌、镁、锰和/或硫合金化以形成碲化镉锌、碲化镉铜、碲化镉锰、 碲化镉镁和其的组合。这些材料可主动掺杂为P型。适合的掺杂剂基于半导体材料改变。 对于CdTe，适合的ρ型掺杂剂非限制性地包括铜、金、氮、磷、锑、砷、银、铋和钠。根据特别的实施例，P型半导体层14包括掺杂的ZnTe (例如，ZnTeiCu或SiTe: N)并且具有在大约 50-100nm范围中的厚度。对于某些配置，ρ型半导体层14和大致上本征的半导体层16形成从ρ型半导体材料转变到大致上本征CdTe的成分梯度层。例如，该转变可在大约IOOnm的距离上发生。对于在图3中示出的配置，其中ρ型半导体层14在器件的背面，对ρ型半导体层厚度没有实际限制。相反，P型半导体层可刚好足够厚而成为“存在的”并且足够薄以不贡献电阻。然而，对于在图8中示出的配置，其中光通过ρ型半导体层14进入，ρ型半导体层 14的厚度需要最小化，但它必须足够厚以在电性上是存在的从而在本征层中产生电场。对于在图8中示出的配置，对于某些示例，本征层的厚度与ρ型半导体层的厚度的比率大于 5 1，并且对于特别的示例是大约20 1，并且对于再更特别的示例是大约100 1。例如，本征CdTe层可以是2 μ m厚并且ρ型窗口层在厚度上可是lOOnm。然而，如果ρ型窗口层被更高掺杂，P型层可如20nm那样薄，使得该比率是100 1。对于在图3中示出的配置，η型半导体层18起窗口层的作用。S卩，对于在图3中示出的配置，η型半导体层18是PV器件10的结形成层。η型半导体层18的添加引致产生光伏效应的电场。η型半导体层18的非限制性示例材料包括硫化镉(CdS)、硫化铟(III) (1 )、硒化铟(Inje3)、硫化锌(ZnS)、碲化锌(SiTe)、硒化锌(&^e)、硒化镉(CcKe)、充氧硫化镉(CdS:0)、氧化铜(Cu2O)和&ι(0，Η)和其的组合。根据特别实施例，η型半导体层 18包括CdS并且具有在大约50-200nm范围中、并且更特别地在50和IOOnm之间的厚度。 对于某些配置，镉在硫化镉中的原子百分比在大约45-55原子百分比的范围中，并且更特别地在大约48-52原子百分比的范围中。对于更特定的配置，η型半导体层18包括CdS，由此提供在大致上本征的半导体层 16和该CdS层18之间的异质结界面。对于图3的设置的一个非限制性示例配置，η型半导体层18包括基于非晶硅的窗口层(a-Si:H)。相似地，对于图8的p-i-n设置的一个非限制性示例配置，η型半导体层18包括CdTe并且ρ型半导体层14包括基于非晶硅的窗口层 (a-Si:Η)ο对于特定配置，第一导电层12包括金属衬底，并且该金属衬底12的非限制性材料包括镍、镍合金、铜和铜合金、不锈钢和不锈钢合金以及钼和钼合金。为了在图3中示出的半导体堆叠上进行单片集成，第一导电层12必须由一个或多个绝缘层与半导体层14、16、 18分开。对于图3中示出的配置，PV电池210进一步包括设置在第一导电层12和ρ型半导体层14之间的绝缘层对。相似地，对于图8中示出的配置，PV电池210进一步包括设置在第一导电层12和η型半导体层18之间的绝缘层Μ。对于特别实施例，绝缘层M包括硅、钛、锡、铅或锗。绝缘层M的非限制性示例材料包括使用例如二氧化硅(SiO2)、二氧化钛(TiO2)和氧碳化硅(SiOC)等材料形成的单晶或多晶绝缘体。根据更多特别实施例，绝缘层具有化学式SiOxCyHz,并且X、y和Z每个分别具有在大约0. 001-2，更特别地大约0. 01至大约0. 9，并且再更具体地大约0. 1至大约0. 5的范围中的值。在一个非限制性示例中，χ是大约1.8，y是大约0.4并且ζ是大约0.07。当用这些材料形成时，绝缘层M在高于或等于大约300°C的温度、更特别地在高于或等于大约400°C的温度、并且再更特别地在高于或等于大约500°C的温度保持它的绝缘性质。在一个实施例中，绝缘层M是大致上非晶的。基于绝缘层的总重量，绝缘层M可以具有大约10至大约90重量百分比(wt% )的非晶含量。对于特别的设置，绝缘层M是完全地非晶的。对于特别的配置，绝缘层M具有在大约1-100 μ m、更特别地大约1_50 μ m、并且再更特别地大约2-20 μ m的范围中的厚度。在一个非限制性示例中，绝缘层M具有大约5 μ m 的厚度。
有益地，绝缘层M的存在将电池电隔离以便于将PV电池10单片集成进入太阳能模块(例如200等)。另外，绝缘层M可担当扩散阻挡物以防止金属(例如，镍)从接触 12扩散进入图3的n-i-p配置的ρ型材料14。在图3中示出的配置进一步包括设置在绝缘层M和ρ型半导体层14之间的金属层观。相似地，在图8中示出的配置进一步包括设置在绝缘层M和η型半导体层18之间的金属层28。该金属层观可包括钼、铝、铬、金、钨、钽、钛、镍、其的合金或其的组合/堆叠。 在一个非限制性示例中，该金属层观包括钼或其的合金(可能与铝组合，其中铝最远离半导体层)。对于图3的n-i-p配置，该金属层观用于建立与ρ型层14的欧姆接触。相似地，对于图8的p-i-n配置，该金属层观用于建立与η型层18的欧姆接触。对于某些设置，第二导电层22包括透明导电氧化物(TCO)。透明导电氧化物的非限制性示例包括氧化铟锡(ITO)、掺杂氟的氧化锡(SnO:F)或FT0、掺杂铟的氧化镉、锡酸镉(Cd2SnO4)或CTO和掺杂的氧化锌(ZnO)，例如掺杂铝的氧化锌(Ζη0:Α1)或ΑΖ0、氧化铟锌(IZO)和氧化锌锡(SiSnOx)和其的组合。取决于采用的特定TC0(和取决于它的薄层电阻)，TCO层22的厚度可在大约50-500nm、并且更特别地100_200nm的范围中。对于特别配置，第一导电层12包括织构化衬底。该织构化衬底12的非限制性材料包括镍、镍合金、铜和铜合金以及钼和钼合金。如在US2007/0044832，Fritzemeier, "Photovoltaic Template”(光伏模板)中公开的，织构化衬底可通过使衬底变形形成，并且本领域内技术人员已知的金属变形技术可以用于产生尖锐的织构。Fritzemeier教导了面心立方(fee)金属、体心立方(bcc)金属和一些基于fee金属的合金可以用作变形衬底材料，因为它们可以使用众所周知的滚压变形和退火工艺来双轴织构化。特别地，“立方织构”可以使用可控滚压和退火工艺在fee金属和合金中获得，使得所得的变形织构化金属带拥有接近单晶质量的织构。中间外延膜可在预期的半导体膜沉积之前沉积在该织构化衬底上。优选地，衬底12的织构在该中间外延膜的织构中复制。有益地，该织构化衬底12可以用作具有至少大约五(5) μ m的中等晶粒大小的大致上本征的半导体层16的生长的模板。 通过使用大晶粒，即比膜的厚度大得多的晶粒，在与晶界关联的缺陷处的电子空穴复合减少。如果晶粒的质量足够高，可以获得超出一纳秒的载流子寿命。有益地，通过获得更长的载流子寿命，可以获得更高的效率。在一个非限制性示例中，第一导电层12包括织构化衬底(例如，冲压的镍衬底)， 其中薄金属膜(没有示出)沉积在该冲压衬底上以担当阻挡物来防止镍扩散进入随后沉积的半导体层和/或增强到图3的n-i-p配置的ρ型半导体层14 (以及到图8的p-i-n配置的η型半导体层18)的欧姆接触。用于形成薄金属膜的金属应该选择成优化PV器件10 的效率并且优选地在CdTe的环境中保持稳定。在一个非限制性示例中，使用钼(或其的合金)膜。在其他示例中，采用钽或钨(或其的合金)膜。另外，还必须减少界面缺陷，以便增加载流子寿命。为了减少PV电池10中的界面缺陷，η型半导体层18与大致上本征半导体层16的晶体排列以及ρ型半导体层14与大致上本征的半导体层16的晶体排列需要控制。例如，对于在图3中示出的n-i-p配置，η型半导体层18和大致上本征的半导体层16应该大致上晶格匹配(即，它们的晶体结构和晶格常数应该足够接近)以允许η型半导体层18在大致上本征的半导体层16上的定向生长。 然而，还可应用其他钝化技术。更关键地，对于在图3中示出的n-i-p配置，ρ型半导体层14和大致上本征的半导体层16应该大致上晶格匹配以允许大致上本征的半导体层16在ρ 型半导体层14上的定向生长。特别地，对于在图3中示出的n-i-p配置，本征层的定向生长是更关键的，从而在P型层14和本征层16之间的界面处的晶格匹配是特别重要的。相似地，对于在图8中示出的p-i-n配置，本征层的定向生长是关键的，从而在η型层18和本征层16之间的界面处的晶格匹配是特别重要的。本发明的单片集成光伏(PV)模块200实施例参照图4-7和9描述，并且采用具有 n-i-p结构的PV电池的“衬底”几何结构制造的单片集成PV模块200在图5的最下面的部分中示出。相似地，采用具有P-i-n结构的PV电池的“衬底”几何结构制造的单片集成PV 模块200在图9中示出。尽管图4和5图示具有n-i-p结构的CdTe PV电池的单片集成工艺，可采用相似的工艺来单片集成具有P-i-n结构的CdTe PV电池，其中η型和ρ型层18、 14的沉积顺序颠倒。如示出的，例如在图5和9中，单片集成PV模块200包括第一导电层12和绝缘层 Μ。对于图4中示出的设置，该第一导电层设置在该绝缘层下面。该第一导电层12和该绝缘层M在上文参照图3和8详细论述。根据特别的实施例，该第一导电层12包括织构化衬底12，并且更特别地该绝缘层M与该织构化衬底12的粗糙度共形。单片集成PV模块200进一步包括背接触金属层^、ρ型半导体层14、大致上本征的半导体层16和η型半导体层18。对于在图9中示出的p-i-n设置，该背接触金属层观设置在绝缘层M和该η型半导体层18之间。对于在图5中示出的n-i-p设置，该背接触金属层观设置在绝缘层M和该P型半导体层14之间。根据特别的实施例，该ρ型半导体层14包括掺杂的SiTe (例如，ZnTe: Cu或SiTe N)并且具有在大约50_100nm范围中的厚度。该背接触金属层28和该ρ型半导体层14在上文参照图3详细论述。大致上本征半导体层16具有至少大约五( μ m的中等晶粒大小。大致上本征半导体层16在上文参照图3和8详细论述并且包括镉和碲，并且更特别地包括从由碲化镉 (CdTe)、碲化镉锌、碲化镉硫、碲化镉锰、碲化镉镁和其的组合构成的组选择的材料。对于示例配置，大致上本征半导体层16具有小于二( μ m的厚度。对于特定设置，大致上本征的半导体层16的中等晶粒大小与大致上本征的半导体层的厚度的比率大于二。对于某些配置，大致上本征的半导体层16包括多个晶粒，并且至少百分之九十(90%)的晶粒(在剖视图中)特征在于至少大约五(5) μ m的晶粒大小。如示出的，例如在图5和9中，单片集成PV模块200进一步包括第二导电层22。 对于两个配置，大致上本征的半导体层16设置在ρ型半导体层14和η型半导体层18之间， 由此形成有源半导体堆叠30 (如在图3和8中示出的)。对于在图5中示出的n-i-p设置， η型半导体层18设置在本征半导体层16和第二导电层22下面。相似地，对于在图9中示出的P-i-n设置，ρ型半导体层14设置在本征半导体层16和第二导电层22下面。η型半导体层18和第二导电层22在上文参照图3和8详细论述。对于在图4和9中示出的示例配置，至少一个第一沟槽11延伸通过背接触金属层 28。第一沟槽11中的每个将相应PV电池210(参见，例如图3和8)的背接触金属层28与相应相邻PV电池210的背接触金属层观分开。对于特别的实施例，第一沟槽11的宽度 WJ参见图5和11)在大约50-200 μ m的范围中。对于某些配置，宽度W1选择为吸收体层 14的厚度的至少两倍。
如示出的，例如在图5和9中，至少一个第二沟槽13延伸通过ρ型半导体、大致上本征半导体和η型半导体层14、16、18。第二沟槽13中的每个将相应PV电池210(参见， 例如图3和8)的ρ型半导体、大致上本征半导体和η型半导体层(全体为有源半导体堆叠 30) 14、16、18与相应相邻PV电池210的有源PV半导体堆叠30分开。对于特别的实施例， 第二沟槽13的宽度W2 (参见图5和9)在大约50-200 μ m的范围中。第二沟槽13的宽度 W2可选择成平衡与更大的宽度W2关联的增加的面积损失与较低的电阻。至少一个第三沟槽15延伸通过第二导电层22，使得第三沟槽15中的每个将相应 CdTe PV电池210(参见，例如图3和8)的第二导电层22与相应相邻CcTTe PV电池210的第二导电层22分开。对于在图5和11中示出的示例设置，至少一个第三沟槽15延伸通过有源PV半导体和第二导电层14、16、18、22中的每个。第三沟槽15中的每个将相应CdTe PV电池210 (参见，例如图3和8)的有源PV半导体和第二导电层14、16,18,22与相应相邻 CdTe PV电池210的有源PV半导体和第二导电层14、16、18、22分开。对于某些配置，宽度 W3选择为ρ型半导体层14的厚度的至少两倍。为了容易说明，仅单组第一、第二和第三沟槽11、13、15在图4、5、7和9中示出。然而，PV模块200可包括许多这些沟槽，使得许多PV电池210包括在模块200中。对于在图4和5中示出的示例配置，第一沟槽11中的每个用形成P型半导体层14 的材料至少部分填充，使得第一沟槽11和P型半导体层14形成一体件。相似地，图9中示出的示例配置，第一沟槽11中的每个用形成η型半导体层18的材料至少部分填充，使得第一沟槽11和η型半导体层18形成一体件。对于在图5和9中示出的示例配置，第二沟槽13中的每个用形成第二导电层22 的材料至少部分填充，使得第二沟槽13和第二导电层22形成一体件。更一般地，第二沟槽13用具有小于大约10_30hm-cm的电阻率的导电互连材料至少部分填充以提供从PV电池 210的第二导电层22到相邻PV电池210的背接触金属层28的电流路径，如例如在图5和 9中指示的。导电互连材料采用这样的方式图案化使得它不电连接PV电池10的第二导电层22。可用于提供导电互连材料的适合的导电聚合物可非限制性地包括聚苯胺、聚乙炔、 聚_3，4-乙烯二氧噻吩(PEDOT)、聚-3，4-丙烯二氧噻吩(PProDOT)、聚磺苯乙烯(PSS)、聚乙烯咔唑(PVK)、有机金属前驱物、分散体或碳纳米管等。尽管没有明确示出，第一沟槽11可用电阻材料至少部分填充。根据本发明的一个方面，该电阻材料可具有大于大约lOOhm-cm的电阻率。适合的示例材料非限制性地包括负光阻剂。对于特别的实施例，第一、第二和第三沟槽11、13、15中的一个或多个通过液体分配法至少部分填充，该方法非限制性地例如喷墨印刷、丝网印刷、柔性版印刷、凹版印刷、气溶胶分配、挤出、注射器分配或其的任何组合等。相似地，第三沟槽15可用电阻材料至少部分填充(没有明确示出)。根据本发明的一个方面，该电阻材料可具有大于大约lOohm-cm的电阻率。适合的示例材料非限制性地包括像SiO2的或像Al2O3的材料，其可以印刷在划线内。图6和7图示单片集成PV模块100的另外可选特征。图6是具有HRT层20并且采用“衬底”几何结构制造的示例PV堆叠210的示意剖视图，并且图7是采用“衬底”几何结构沉积并且包括图6的HRT层20的示例单片集成PV模块200的示意剖视图。对于在图 7中示出的示例配置，单片集成PV模块200进一步包括设置在η型半导体层18和第二导电层22之间的高电阻透明导电氧化物(HRT)层20。如在图7中指示的，第二和第三沟槽 13、15也延伸通过该HRT层20。根据特别实施例，该HRT层20的厚度在大约50nm至大约 IOOnm的范围中。有益地，该HRT层20充当缓冲层并且可以增加PV电池210的效率。该 HRT层20的适合材料的非限制性示例包括二氧化锡(SnO2)、ZTO(锡酸锌)、掺杂锌的氧化锡(Sn02:Zn)、氧化锌(ZnO)、氧化铟(In2O3)和其的组合。对于在图8和9中示出的ρ+η 配置，该HRT层将不存在，因为使用ρ型窗口层，其中η型层设置在器件的底部。用于单片集成采用“衬底”几何结构沉积的光伏(PV)电池(210)的方法参照图4-9 描述。如指示的，例如在图4中，该单片集成方法包括提供第一导电层12。如上文论述的， 第一导电层12的示例材料包括镍、铜、钼、不锈钢和其的合金。这些材料可例如通过溅射或蒸发沉积。另外，这些材料还可提供为箔，使得可以形成柔性器件。该金属箔可在厚度上多达几mm。对于特别的实施例，第一导电层12包括织构化衬底12，其可使用已知的金属变形技术形成，例如但不限于滚压变形和退火工艺等。如上文提到的，对于某些配置，第一导电层12包括织构化衬底12且薄金属膜(没有示出)沉积在其上。该薄膜可通过溅射或蒸发沉积或可提供为箔。对于在图4中示出的示例工艺，单片集成方法进一步包括在第一导电层12上沉积绝缘层M。对于图示的示例，该绝缘层M沉积在第一导电层12上。然而，还可有中间层。 在使用织构化衬底12的情况下，进行该绝缘层M的沉积使得该绝缘层M与该织构化衬底 12的粗糙度共形。对于特别的设置，该绝缘层M可使用气相沉积技术沉积。其他的示例沉积技术在美国专利申请序列号 12/138，OOHnsulating coating,methods of manufacture thereof and articles comprising the same，，中描述，其全文结合于此。根据特别的实施例，绝缘层M在膨胀热等离子体(ETP)中沉积，并且金属有机前驱物在该等离子体中使用。更特别地，该前驱物引入ETP并且由该ETP产生的等离子流设置在第一导电层12(或中间层(没有示出))的表面上。对于更特别的实施例，金属有机前驱物包括硅、钛、锡、铅或锗。如果需要的话，在施加绝缘层M之前，可以蚀刻第一导电层12。 对于特别的工艺，第一导电层12首先加热到期望的温度，接着绝缘层设置在其上。如在美国专利申请序列号12/138,001中解释的，如与例如溅射或等离子体增强化学气相沉积(PECVD)等其他技术比较，ETP的使用允许绝缘层在相对低的温度快速沉积。 在某些处理参数下，绝缘层M可以以大于或等于大约0. 1 μ m每分钟的速率、并且更特别地以大于或等于大约5 μ m每分钟的速率、并且再更特别地以大于或等于大约10 μ m每分钟的速率、并且甚至更特别地以大于或等于大约100 μ m每分钟的速率沉积。对于特别的设置， 绝缘层M以大约0. 1-100 μ m每分钟的速率沉积并且具有大约1-50 μ m的厚度。与在美国专利申请序列号12/138，001中的论述相似，ETP可以用于在单个操作中施加绝缘层到第一导电层12的大面积。绝缘层可包括在单个步骤中或在多个步骤(如果需要的话)中施加的单层。多组等离子体发生器可用于增加沉积率和/或覆盖的面积。ETP 工艺可在单个沉积腔或在多个沉积腔中进行。对于在图4中示出的示例工艺，单片集成方法进一步包括在绝缘层M上沉积背接触金属层28。尽管对于图示的示例，该金属背接触层观沉积在绝缘层M上，还可以有一个或多个中间层(没有示出)。该金属背接触层观典型地使用溅射或蒸发(例如，e束或分子束外延)沉积。
13
在图4中示出的示例单片集成工艺进一步包括形成至少一个延伸通过背接触金属层观的第一沟槽11。该第一沟槽11在上文论述并且可例如通过进行激光或机械划线形成。对于在图4中示出的示例工艺，单片集成方法进一步包括在背接触金属层观上沉积有源半导体堆叠30。如例如在图3和10中示出的，该有源半导体堆叠30包括设置在ρ型半导体层14和η型半导体层14之间的大致上本征的半导体层16。对于在图4中示出的示例工艺，ρ型半导体层14至少部分沉积在背接触金属层观上，大致上本征的半导体层16沉积在ρ型半导体层14上，并且η型半导体层18沉积在大致上本征的半导体层16上，由此形成n-i-p结构30。相似地，对于在图8和9中示出的p-i-n 配置，η型半导体层18至少部分沉积在背接触金属层上，大致上本征的半导体层16沉积在 η型半导体层18上，并且ρ型半导体层14沉积在大致上本征的半导体层16上。半导体层 14,16和18的示例材料在上文列出。ρ型和本征层16典型地通过近空间升华(CSQ或气相输运沉积。备选地，P型层和/或本征层14、16可使用溅射、蒸发(例如，e束或分子束外延)或化学气相沉积来沉积。η型半导体层18的示例材料在上文列出。η型层18典型地通过化学浴(或气相) 沉积或电化学沉积来沉积。例如，化学浴沉积可用于沉积CdS层18。备选地，η型层18还可使用溅射沉积。掺杂剂可使用多种技术引入半导体层14和/或18内，如例如在共同受让的美国专利申请序列号 12/415, 267 "Layer for Thin Film Photovoltaics and a Solar Cell Made Therefrom”中论述的，其全文通过应用结合于此。如例如在图5中示出的，单片集成方法进一步包括形成至少一个延伸通过ρ型、大致上本征和η型半导体层14、16、18的第二沟槽13。该第二沟槽13在上文论述并且可例如通过进行激光或机械划线形成。在图5中示出的示例单片集成工艺进一步包括至少部分在有源半导体堆叠30上沉积第二导电层22。对于图5的n-i-p配置，该第二导电层22沉积在η型层18上，而对于图9的p-i-n配置，该第二导电层22沉积在ρ型层14上。该第二导电层(或背接触)22 典型地通过溅射TCO层22沉积。单片集成方法进一步包括形成至少一个延伸通过第二导电层22的第三沟槽15。 对于在图5和9中示出的示例设置，单片集成方法进一步包括形成至少一个延伸通过ρ型半导体、大致上本征的半导体、η型半导体和第二导电层14、16、18、22的第三沟槽15。该第三沟槽15在上文论述并且可例如通过进行激光或机械划线形成。对于在图4和5中示出的示例工艺，第一沟槽11在ρ型半导体层14的沉积之前形成。对于该特别的工艺顺序，沉积P型半导体层14的步骤进一步包括用形成ρ型半导体层14的材料至少部分填充第一沟槽11，使得第一沟槽11和ρ型半导体层14形成一体件。相似地，对于在图9示出的示例p-i-n器件配置，第一沟槽11在η型半导体层18 的沉积之前形成。对于该特别的工艺顺序，沉积η型半导体层18的步骤进一步包括用形成 η型半导体层18的材料至少部分填充第一沟槽11，使得第一沟槽11和η型半导体层18形成一体件，如在图9中示出的。相似地，对于在图5示出的示例工艺，第二沟槽13在第二导电层22的沉积之前形成。对于该特别的工艺顺序，沉积第二导电层22的步骤进一步包括用形成第二导电层22 的材料至少部分填充第二沟槽13，使得第二沟槽13和第二导电层22形成一体件，如在图5中指示的。对于另一个工艺顺序(没有明确示出)，第一、第二和第三沟槽11、13、15在第二导电层22的沉积之后形成。对于该工艺顺序，三个划线可在单个步骤中在形成PV器件的各种层的沉积之后进行。对于该特别的工艺顺序，单片集成方法进一步包括用电阻材料至少部分填充第一沟槽11并且用导电材料至少部分填充第二沟槽13。对于该实施例，划线可顺序或同时进行。有益地，同时进行划线改进它们的对准。该导电材料可具有小于大约 IO-3Ohm-Cm的电阻率以提供从PV电池10的第二导电层22到相邻PV电池10的背接触金属层观的电流路径。可用于提供导电互连材料的示例导电聚合物在上文列出。对于另一个工艺顺序(没有明确示出)，单片集成方法进一步包括用电阻材料至少部分填充第三沟槽15。示例电阻材料在上文列出。相似地，对于另一个工艺顺序(没有明确示出)，第一和第二沟槽11、13在第二导电层22的沉积之前同时形成。对于该特别的工艺顺序，单片集成方法进一步包括用电阻材料至少部分填充第一沟槽11。示例电阻材料在上文列出。对于在图6和7中图示的示例设置，单片集成方法进一步包括在沉积η型半导体层18之后和沉积第二导电层22之前沉积高电阻透明导电氧化物(HRT)层20。对于图示的设置，第二和第三沟槽13、15在该HRT层20的沉积之后形成，使得第二和第三沟槽13、15 也延伸通过该HRT层，如例如在图7中示出的。该可选的HRT层20典型地使用溅射沉积。有益地，上文描述的方法便于具有n-i-p或p-i-n配置的CdTe PV电池单片集成进入金属衬底上的太阳能模块。另外，本发明通过具有有提高的载流子寿命的大晶粒且同时获得其中减少了降低寿命的晶界的P-i-n型器件而对现有技术器件加以改进。因此，可以获得更高的I。值。尽管仅本发明的某些特征已经在本文中图示和描述，许多修改和改变将被本领域内技术人员想到。因此，要理解附上的权利要求意在涵盖所有这样的修改和改变，它们落入本发明的真正精神内。
权利要求
1.一种单片集成光伏(PV)模块000)，其包括 第一导电层(12)；绝缘层(M)，其中所述第一导电层设置在所述绝缘层下面； 背接触金属层08)； P型半导体层(14)；具有至少大约五(5) μ m的中等晶粒大小并且包括镉和碲的大致上本征的半导体层 (16)；η型半导体层(18)，其中所述大致上本征半导体层(16)设置在所述ρ型半导体层(14) 和所述η型半导体层(18)之间从而形成有源半导体堆叠(30)，其中所述背接触金属层设置在所述绝缘层和所述有源半导体堆叠(30)之间；第二导电层(22)，其中所述第二导电层0 设置在所述有源半导体堆叠(30)上面； 延伸通过所述背接触金属层08)的至少一个第一沟槽(11)，其中所述至少一个第一沟槽(11)中的每个将相应PV电池OlO)的背接触金属层08)与相应相邻PV电池(210) 的背接触金属层08)分开；延伸通过所述P型半导体、大致上本征半导体和η型半导体层(14、16、18)的至少一个第二沟槽(13)，其中所述至少一个第二沟槽(13)中的每个将相应PV电池OlO)的ρ型半导体、大致上本征半导体和η型半导体层(14、16、18)与相应相邻PV电池QlO)的ρ型半导体、大致上本征半导体和η型半导体层(14、16、18)分开；延伸通过所述第二导电层0 的至少一个第三沟槽(15)，其中所述至少一个第三沟槽(15)中的每个将相应PV电池OlO)的第二导电层02)与相应相邻PV电池OlO)的第二导电层02)分开。
2.如权利要求1所述的单片集成PV模块000)，其中所述第一导电层(12)包括织构化衬底(12)，其中所述绝缘层04)与所述织构化衬底(1 的粗糙度共形。
3.如权利要求1所述的单片集成PV模块000)，其中所述背接触金属层08)设置在所述绝缘层04)和所述ρ型半导体吸收体层(14)之间，其中所述η型半导体层(18)设置在所述大致上本征的半导体层(16)和所述第二导电层0 之间，并且其中所述至少一个第一沟槽(11)用形成所述P型半导体层(14)的材料至少部分填充，使得所述至少一个第一沟槽(11)和所述P型半导体层(14)形成一体件。
4.如权利要求1所述的单片集成PV模块000)，其中所述背接触金属层08)设置在所述绝缘层04)和所述ρ型半导体吸收体层(14)之间，其中所述η型半导体层(18)设置在所述大致上本征的半导体层(16)和所述第二导电层0 之间，所述单片集成PV模块进一步包括设置在所述η型半导体层(18)和所述第二导电层0 之间的高电阻透明导电氧化物(HRT)层(20)，其中所述第二和第三沟槽(13、巧)延伸通过所述HRT层。
5.如权利要求1所述的单片集成PV模块000)，其中所述背接触金属层08)设置在所述绝缘层04)和所述η型半导体吸收体层(18)之间，其中所述ρ型半导体层(14)设置在所述大致上本征的半导体层(16)和所述第二导电层0 之间，并且其中所述至少一个第一沟槽(11)用形成所述η型半导体层(18)的材料至少部分填充，使得所述至少一个第一沟槽(11)和所述η型半导体层(18)形成一体件。
6.如权利要求1所述的单片集成PV模块000)，其中所述至少一个第二沟槽(13)用形成所述第二导电层0 的材料至少部分填充，使得所述至少一个第二沟槽(1 和所述第二导电层0 形成一体件。
7.如权利要求1所述的单片集成PV模块000)，其中所述至少一个第三沟槽(15)还延伸通过所述P型半导体、大致上本征半导体和η型半导体层(14、16、18)中的每个，并且其中所述至少一个第三沟槽(15)中的每个将相应PV电池OlO)的ρ型半导体、大致上本征半导体、η型半导体和第二导电层(14、16、18、22)与相应相邻PV电池QlO)的ρ型半导体、大致上本征半导体、η型半导体和第二导电层(14、16、18、22)分开。
8.一种用于单片集成光伏(PV)电池OlO)的方法，其包括 提供第一导电层(12)；在所述第一导电层(1 上沉积绝缘层04)； 在所述绝缘层04)上沉积背接触金属层08)；形成延伸通过所述背接触金属层08)的至少一个第一沟槽(11)，其中所述至少一个第一沟槽(11)中的每个将相应PV电池OlO)的背接触金属层08)与相应相邻PV电池 (210)的背接触金属层08)分开；在所述背接触金属层08)上沉积有源半导体堆叠(30)，其中所述有源半导体堆叠 (30)包括设置在ρ型半导体层(14)和η型半导体层(14)之间的具有至少大约五(5) μ m 的中等晶粒大小的大致上本征的半导体层(16)；形成延伸通过所述P型、大致上本征和η型半导体层(14、16、18)的至少一个第二沟槽 (13)，其中所述至少一个第二沟槽(13)中的每个将相应PV电池OlO)的ρ型、大致上本征和η型半导体层(14、16、18)与相应相邻PV电池QlO)的ρ型、大致上本征和η型半导体层(14、16、18)分开；至少部分在所述有源半导体堆叠(30)上沉积第二导电层0 ；以及形成延伸通过所述第二导电层0 的至少一个第三沟槽(15)，其中所述至少一个第三沟槽(15)中的每个将相应PV电池OlO)的第二导电层02)与相应相邻PV电池(210) 的第二导电层02)分开。
9.如权利要求8所述的单片集成方法，其中沉积所述有源半导体堆叠(30)的步骤包括至少部分在所述背接触金属层上沉积所述P型半导体层(14)； 在所述P型半导体层(14)上沉积所述大致上本征的半导体层(16)；以及在所述大致上本征的半导体层(16)上沉积所述η型半导体层(18)， 其中形成至少一个第一沟槽(11)的步骤在沉积所述P型半导体层(14)的步骤之前进行，并且其中沉积所述P型半导体层(14)的步骤进一步包括用形成所述ρ型半导体层(14) 的材料至少部分填充所述至少一个第一沟槽(11)，使得所述至少一个第一沟槽(11)和所述P型半导体层(14)形成一体件。
10.如权利要求8所述的单片集成方法，其中沉积所述有源半导体堆叠(30)的步骤包括至少部分在所述背接触金属层上沉积所述η型半导体层(18)； 在所述η型半导体层(18)上沉积所述大致上本征的半导体层(16)；以及在所述大致上本征的半导体层(16)上沉积所述ρ型半导体层(14)，其中形成至少一个第一沟槽(11)的步骤在沉积所述η型半导体层(18)的步骤之前进行，并且其中沉积所述η型半导体层(18)的步骤进一步包括用形成所述η型半导体层(18) 的材料至少部分填充所述至少一个第一沟槽(11)，使得所述至少一个第一沟槽(11)和所述η型半导体层(18)形成一体件。
全文摘要
本发明名称为单片集成太阳能模块和制造方法。提供单片集成光伏(PV)模块(200)并且其包括第一导电层(12)和绝缘层(24)。该第一导电层设置在该绝缘层下面。该PV模块进一步包括背接触金属层(28)、p型半导体层(14)、具有至少大约5μm的中等晶粒大小并且包括镉和碲的大致上本征的半导体层(16)和n型半导体层(18)。该大致上本征半导体层设置在该p型和该n型半导体层之间从而形成有源半导体堆叠(30)。该背接触金属层设置在该绝缘层和该有源半导体堆叠之间。该PV模块进一步包括设置在该有源半导体堆叠(30)上的第二导电层(22)、至少一个延伸通过该背接触金属层(28)的第一沟槽(11)、至少一个延伸通过该有源半导体堆叠的第二沟槽(13)和至少一个延伸通过该第二导电层(22)的第三沟槽(15)。
文档编号H01L27/142GK102299158SQ20111015357
公开日2011年12月28日 申请日期2011年5月27日 优先权日2010年5月28日
发明者B·A·科列瓦尔 申请人:通用电气公司