专利名称：60v高边ldnmos结构及其制造方法
技术领域：
本发明涉及半导体器件技术领域，具体来说，本发明涉及一种0. 35μπι 60V高边 LDNMOS结构及其制造方法。
背景技术：
B⑶工艺是一种先进的单片集成工艺技术，是电源管理、显示驱动、汽车电子等IC 制造工艺的上佳选择，具有广阔的市场前景。今后，BCD工艺仍将朝着高压、高功率、高密度三个方向分化发展，是近年来的热门研究领域。BCD工艺把双极器件和CMOS器件同时制作在同一芯片上。它综合了双极器件高跨导、强负载驱动能力和CMOS器件集成度高、低功耗的优点，使其互相取长补短，发挥各自的优点。更为重要的是，BCD工艺集成了 DMOS功率器件，DMOS器件可以在开关模式下工作，功耗极低，不需要昂贵的封装和冷却系统就可以将大功率传递给负载。低功耗是BCD工艺的主要优点之一，整合过的BCD工艺制程，可大幅降低功率耗损，提高系统性能，节省电路的封装费用，并具有更好的可靠性。功率输出级DMOS管是此类电路的核心，往往占据整个芯片面积的1/2 2/3，它是整个集成电路的关键。DMOS与CMOS器件结构类似，也有源、漏、栅等电极，但是漏端击穿电压高。DMOS有的应用要求源端接有负载而不是接地，这种应用不仅要求漏端能承受高压，源端也要承受高压，这就是高边(High-Side)LDNMOS器件。通常用的比较多的是低边(Low-side)LDNMOS器件，该工艺与结构相对比较简单，源端是和地短接在一起的，此时 LDNMOS的源端接零电位。但是高边LDNMOS器件的源端接有负载，源端也要能承受高压，与低边LDNMOS结构相比，该器件的结构与工艺比较复杂，并且与低边LDNMOS的工艺兼容性不够好。
发明内容
本发明所要解决的技术问题是提供一种60V高边LDNMOS结构及其制造方法，栅极电压为3. 3V或5V，源极与漏极的工作电压都为60V高压，并且工艺易实现，与低边LDNMOS
工艺兼容。为解决上述技术问题，本发明提供一种60V高边LDNMOS结构的制造方法，包括步骤提供P型硅衬底，在其上依次注入形成N型埋层和热生长P型外延层；在所述P型外延层中高能注入第一 N型杂质，并经高温扩散形成低浓度的高压N 阱，作为所述高边LDNMOS结构的高压阱以及高压器件的自隔离；依照标准CMOS工艺在所述P型外延层上进行局部氧化工艺，制作器件/电路部分的多个场氧化隔离；在所述高边LDNMOS结构的源区部分图形曝光，高能注入P型杂质和第二 N型杂质，并经高温扩散形成P型体区，作为所述高边LDNMOS结构的沟道；在所述P型体区和场氧化隔离之间的所述P型外延层上形成栅氧化层，所述栅氧化层与所述P型体区相连接并与所述场氧化隔离邻接；在所述高边LDNMOS结构的所述栅氧化层及其相邻的场氧化隔离上热生长多晶硅栅并形成多晶栅极，同时在所述高边LDNMOS结构的漏区形成多晶栅极场板；依照标准CMOS工艺，以所述多晶栅极为对准层，在所述高边LDNMOS结构的源区以及漏区依次图形曝光，分别形成源极、漏极和P型体区引出端，所述源极和P型体区引出端位于所述P型体区中。可选地，形成所述源极、漏极和P型体区引出端之后还包括步骤对所述高边LDNMOS结构进行快速热处理过程。可选地，所述第一 N型杂质为磷，所述第二 N型杂质为砷。可选地，所述P型杂质为硼。可选地，所述栅氧化层的厚度为100A。为解决上述技术问题，相应地，本发明还提供一种60V高边LDNMOS结构，包括N型埋层，位于P型硅衬底中，所述P型硅衬底上形成有P型外延层；低浓度的高压N阱，位于所述N型埋层之上、所述P型外延层之中，作为所述高边 LDNMOS结构的高压阱以及高压器件的自隔离；多个场氧化隔离，分布于所述P型外延层的表面；P型体区，位于所述高压N阱中，作为所述高边LDNMOS结构的沟道；栅氧化层，位于所述P型体区和场氧化隔离之间的所述P型外延层上，其与所述P 型体区相连接并与所述场氧化隔离邻接；多晶栅极，位于所述高边LDNMOS结构的所述栅氧化层及其相邻的场氧化隔离上；源极、漏极和P型体区引出端，分布在所述P型外延层的表面，所述源极和P型体区引出端位于所述P型体区中。可选地，所述栅氧化层的厚度为100A。与现有技术相比，本发明具有以下优点本发明的高边LDNMOS结构的栅极电压为3. 3V或5V，源极与漏极的工作电压都为 60V高压，与低边LDNMOS工艺兼容。只需要增加N型埋层一个工艺层次，并优化P型外延层的厚度与源端的结构，达到源端也能承受60V的安全工作区高压，击穿电压大于80V，导通电阻小于eOmohm. mm2。本发明还采用P型外延层与高压N阱来实现自隔离，工艺容易实现， 同时多晶栅极在漏极附近的场氧化隔离上形成场板结构。本发明对高压功率器件的发展与广泛应用有很大作用。
本发明的上述的以及其他的特征、性质和优势将通过下面结合附图和实施例的描述而变得更加明显，其中图1为本发明一个实施例的60V高边LDNMOS结构的制造方法的流程图；图2至图8为本发明一个实施例的60V高边LDNMOS结构的制造过程的剖面结构
示意图。
具体实施方式
下面结合具体实施例和附图对本发明作进一步说明，在以下的描述中阐述了更多的细节以便于充分理解本发明，但是本发明显然能够以多种不同于此描述地其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下根据实际应用情况作类似推广、演绎，因此不应以此具体实施例的内容限制本发明的保护范围。图1为本发明一个实施例的60V高边LDNMOS结构的制造方法的流程图。如图1 所示，该制造方法可以包括执行步骤SlOl，提供P型硅衬底，在其上依次注入形成N型埋层和热生长P型外延层；执行步骤S102，在P型外延层中高能注入第一 N型杂质，并经高温扩散形成低浓度的高压N阱，作为高边LDNMOS结构的高压阱以及高压器件的自隔离；执行步骤S103，依照标准CMOS工艺在P型外延层上进行局部氧化工艺，制作器件 /电路部分的多个场氧化隔离；执行步骤S104，在高边LDNMOS结构的源区部分图形曝光，高能注入P型杂质和第二 N型杂质，并经高温扩散形成P型体区，作为高边LDNMOS结构的沟道；执行步骤S105，在P型体区和场氧化隔离之间的P型外延层上形成栅氧化层，栅氧化层与P型体区相连接并与场氧化隔离邻接；执行步骤S106，在高边LDNMOS结构的栅氧化层及其相邻的场氧化隔离上热生长多晶硅栅并形成多晶栅极，同时在高边LDNMOS结构的漏区形成多晶栅极场板；执行步骤S107，依照标准CMOS工艺，以多晶栅极为对准层，在高边LDNMOS结构的源区以及漏区依次图形曝光，分别形成源极、漏极和P型体区引出端，源极和P型体区引出端位于P型体区中。60V高边LDNMOS结构的制造方法的实施例图2至图8为本发明一个实施例的60V高边LDNMOS结构的制造过程的剖面结构示意图。其中，本实施例的60V高边LDNMOS结构200与相邻的CMOS晶体管300 —般在 0. 35 μ m B⑶工艺中是可以同步形成的，与60V高压B⑶工艺相兼容，故在此作一并描述。 另外，这些附图均仅作为示例，其并非是按照等比例的条件绘制的，并且不应该以此作为对本发明实际要求的保护范围构成限制。如图2所示，提供P型硅衬底201，该P型硅衬底201可以分为左右两部分，左侧部分为CMOS晶体管300的区域，右侧部分为60V高边LDNMOS结构200的区域。在该P型硅衬底201上依次注入形成N型埋层202和热生长P型外延层203。如图3所示，在P型外延层203中高能注入第一 N型杂质，例如磷，并经高温扩散形成低浓度的高压N阱204，作为高边LDNMOS结构200的高压阱以及高压器件的自隔离。后续可以进行CMOS晶体管300的双阱工艺，即形成N阱301和P阱302 (CMOS晶体管300的双阱工艺也可在形成高压N阱204之前形成)。如图4所示，依照标准CMOS工艺在P型外延层203上进行局部氧化工艺，制作器件/电路部分的多个场氧化隔离(L0C0S) 205。同时，在CMOS晶体管300的区域隔离出CMOS 晶体管300的N阱和P阱的位置。如图5所示，在高边LDNMOS结构200的源区部分图形曝光，高能注入P型杂质(例如硼)和第二 N型杂质(例如砷)，并经高温扩散形成P型体区206，作为高边LDNMOS结构200的沟道。如图6所示，在P型体区206和场氧化隔离205之间的P型外延层203上形成栅氧化层207，栅氧化层207的厚度可以为IOOA左右，与P型体区206相连接并与场氧化隔离 205邻接。同时，在CMOS晶体管300的区域形成CMOS晶体管300的栅氧化层。如图7所示，在高边LDNMOS结构200的栅氧化层207及其相邻的场氧化隔离205 上热生长多晶硅栅并形成多晶栅极208，同时在高边LDNMOS结构200的漏区形成多晶栅极场板。同时，在CMOS晶体管300的区域形成CMOS晶体管300的栅极。如图8所示，依照标准CMOS工艺，以多晶栅极208为对准层，在高边LDNMOS结构 200的源区以及漏区依次图形曝光，分别形成源极211、漏极212和P型体区引出端213。其中，源极211和P型体区引出端213位于P型体区206中，而漏极212位于高压N阱204中。 同时，在CMOS晶体管300的区域形成CMOS晶体管300的源极和漏极。在本实施例中，形成源极211、漏极212和P型体区引出端213之后还包括对高边 LDNMOS结构200进行快速热处理过程(RTA)，以降低接触电阻。 60V高边LDNMOS结构的实施例本发明提出的0. 35 μ m 60V高边LDNMOS结构通过改善LDNMOS的源极结构即高压 N阱与P型体区的重叠区与P型外延层厚度，在LDNMOS结构的下面增加N型埋层结构来形成高边LDNM0S，该高边LDNMOS的源极能接负载承受高压。如图8所示为本发明一个实施例的60V高边LDNMOS结构的剖面结构示意图。如图8所示，本实施例的60V高边LDNMOS结构200与相邻的CMOS晶体管300可以形成在一起。该60V高边LDNMOS结构200可以包括P型硅衬底201、N型埋层202、P型外延层203、低浓度的高压N阱204、多个场氧化隔离205、P型体区206、栅氧化层207、多晶栅极 208、源极211、漏极212和P型体区引出端213。其中，N型埋层202位于P型硅衬底201 中，P型硅衬底201上形成有P型外延层203。低浓度的高压N阱204位于N型埋层202之上、P型外延层203之中，作为高边LDNMOS结构200的高压阱以及高压器件的自隔离。多个场氧化隔离205分布于P型外延层203的表面。P型体区206位于高压N阱204中，作为高边LDNMOS结构200的沟道。栅氧化层207的厚度为100A，位于P型体区206和场氧化隔离205之间的P型外延层203上，其与P型体区206相连接并与场氧化隔离205邻接。多晶栅极208位于高边LDNMOS结构200的栅氧化层207及其相邻的场氧化隔离205上。源极211、漏极212和P型体区引出端213分布在P型外延层203的表面，源极211和P型体区引出端213位于P型体区206中。本发明的高边LDNMOS结构的栅极电压为3. 3V或5V，源极与漏极的工作电压都为 60V高压，与低边LDNMOS工艺兼容。只需要增加N型埋层一个工艺层次，并优化P型外延层的厚度与源端的结构，达到源端也能承受60V的安全工作区高压，击穿电压大于80V，导通电阻小于eOmohm. mm2。本发明还采用P型外延层与高压N阱来实现自隔离，工艺容易实现， 同时多晶栅极在漏极附近的场氧化隔离上形成场板结构。本发明对高压功率器件的发展与广泛应用有很大作用。本发明虽然以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以做出可能的变动和修改。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰，均落入本发明权利要求所界定的保护范围之内。
权利要求
1.一种60V高边LDNMOS结构(200)的制造方法，包括步骤提供P型硅衬底(201)，在其上依次注入形成N型埋层(202)和热生长P型外延层 (203)；在所述P型外延层(203)中高能注入第一 N型杂质，并经高温扩散形成低浓度的高压 N阱(204)，作为所述高边LD匪OS结构(200)的高压阱以及高压器件的自隔离；依照标准CMOS工艺在所述P型外延层(203)上进行局部氧化工艺，制作器件/电路部分的多个场氧化隔离(205)；在所述高边LDNMOS结构(200)的源区部分图形曝光，高能注入P型杂质和第二 N型杂质，并经高温扩散形成P型体区(206)，作为所述高边LDNMOS结构(200)的沟道；在所述P型体区(206)和场氧化隔离(205)之间的所述P型外延层(203)上形成栅氧化层(207)，所述栅氧化层(207)与所述P型体区(206)相连接并与所述场氧化隔离(205) 邻接；在所述高边LDNMOS结构(200)的所述栅氧化层(207)及其相邻的场氧化隔离(205) 上热生长多晶硅栅并形成多晶栅极(208)，同时在所述高边LDNMOS结构(200)的漏区形成多晶栅极场板；依照标准CMOS工艺，以所述多晶栅极(208)为对准层，在所述高边LDNMOS结构(200) 的源区以及漏区依次图形曝光，分别形成源极(211)、漏极(212)和P型体区引出端(213)， 所述源极(211)和P型体区引出端(213)位于所述P型体区(206)中。
2.根据权利要求1所述的制造方法，其特征在于，形成所述源极(211)、漏极(212)和 P型体区引出端(213)之后还包括步骤对所述高边LDNMOS结构(200)进行快速热处理过程。
3.根据权利要求2所述的制造方法，其特征在于，所述第一N型杂质为磷，所述第二 N 型杂质为砷。
4.根据权利要求3所述的制造方法，其特征在于，所述P型杂质为硼。
5.根据权利要求1至4中任一项所述的制造方法，其特征在于，所述栅氧化层(207)的厚度为ιοοΑ。
6.一种60V高边LDNMOS结构(200)，包括N型埋层(202)，位于P型硅衬底(201)中，所述P型硅衬底(201)上形成有P型外延层(203)；低浓度的高压N阱(204)，位于所述N型埋层(202)之上、所述P型外延层(203)之中， 作为所述高边LDNMOS结构(200)的高压阱以及高压器件的自隔离； 多个场氧化隔离(205)，分布于所述P型外延层(203)的表面； P型体区(206)，位于所述高压N阱(204)中，作为所述高边LDNMOS结构(200)的沟道；栅氧化层(207)，位于所述P型体区(206)和场氧化隔离(205)之间的所述P型外延层 (203)上，其与所述P型体区(206)相连接并与所述场氧化隔离(205)邻接；多晶栅极(208)，位于所述高边LDNMOS结构(200)的所述栅氧化层(207)及其相邻的场氧化隔离(205)上；源极(211)、漏极(212)和P型体区引出端(213)，分布在所述P型外延层(203)的表面，所述源极(211)和P型体区引出端(213)位于所述P型体区(206)中。
7.根据权利要求6所述的60V高边LDNMOS结构(200)，其特征在于，所述栅氧化层 (207)的厚度为100A。
全文摘要
本发明提供一种60V高边LDNMOS结构及其制造方法，该方法包括步骤提供P型硅衬底，在其上依次形成N型埋层和P型外延层；在P型外延层中注入磷，并经高温扩散形成低浓度的高压N阱；在P型外延层上制作多个场氧化隔离；在LDNMOS的源区部分图形曝光，注入硼和砷，并经高温扩散形成P型体区；在P型体区和场氧化隔离之间的P型外延层上形成栅氧化层，其与P型体区相连接并与场氧化隔离邻接；在栅氧化层及其相邻的场氧化隔离上热生长多晶硅栅并形成多晶栅极；以多晶栅极为对准层，在LDNMOS的源区以及漏区分别形成源极、漏极和P型体区引出端，源极和P型体区引出端位于P型体区中。本发明的高边LDNMOS源极与漏极的工作电压都为60V高压，并且与低边LDNMOS工艺兼容。
文档编号H01L21/8238GK102354686SQ20111036606
公开日2012年2月15日 申请日期2011年11月17日 优先权日2011年11月17日
发明者刘建华, 吴晓丽 申请人:上海先进半导体制造股份有限公司