专利名称：一种esd防护电阻的制作方法
技术领域：
本实用新型涉及半导体技术领域，特别涉及一种ESD防护用正温度系数电阻。
背景技术：
随着半导体工艺的等比例缩小，压焊垫数量大幅度增加，输出管等尺寸要求越来越小，这将导致输出管的静电放电(ESD)防护能力下降，此外，由于绝缘层上硅(SOI)工艺和未来超薄体技术的引入，单个输出管的ESD防护能力将变得更小。为了增大ESD防护能力，通常采用杂质导电电阻与输出管串联的方法对输出管进行保护。其杂质导电电阻主要通过硅化物阻挡层(SAB)防止形成硅化物的体硅杂质导电电 阻、绝缘层上硅杂质导电电阻、多晶硅杂质导电电阻。但是，采用杂质导电电阻于输出管串联的方法的缺点在于杂质导电电阻存在负温度特性，在ESD电流较大时，电阻会突然变得非常小，失去ESD保护能力。
发明内容为了解决上述问题，本实用新型提出了一种利用第I隔离层、第II隔离层和第III隔离层提供的电学隔离和热学隔离，使得当通过电阻的ESD电流越大时，电阻越大，电阻承载的电压降越大，限流能力也越好的ESD防护电阻。本实用新型提供的ESD防护电阻包括电阻导电区、阳极、阴极、第I隔离层、第II隔离层、第III隔离层和衬底；所述电阻导电区包括电阻承载层和硅化物层，所述硅化物层附着于所述电阻承载层之上，所述硅化物层的一端设有阳极欧姆接触区，所述硅化物层的另一端设有阴极欧姆接触区，所述硅化物层于所述阳极欧姆接触区和阴极欧姆接触区之间形成硅化物层电阻区；所述阳极连接于所述阳极欧姆接触区，所述阴极连接于所述阴极欧姆接触区；所述第II隔离层环绕所述电阻导电区设置；所述第I隔离层附着于所述电阻承载层和所述第II隔离层之下；所述第III隔离层附着于所述硅化物层和所述第II隔离层之上，所述阳极和所述阴极分别从所述第III隔离层伸出；所述衬底附着于所述第I隔离层之下。作为优选，所述第I隔离层和/或第II隔离层和/或第III隔离层由选自二氧化硅、玻璃、氮化硅、氮氧化硅、高介电常数介质材料、低介电常数介质材料中的一种或者几种制成。作为优选，所述电阻承载层由选自多晶硅、单晶硅、非晶硅中的一种制成。作为优选，所述电阻承载层掺入P型和/或N型杂质。作为优选，所述硅化物层由选自钛硅化物、钴硅化物、镍硅化物中的一种制成。[0018]作为优选，所述硅化物层电阻区的长宽比能够调节，从而获得需要的阻值。作为优选，所述硅化物层电阻区的面积能够调节，从而能够在选定阻值条件下获得需要的敏感电流。本实用新型提供的ESD防护电阻有益效果在于本实用新型提供的ESD防护电阻利用第I隔离层、第II隔离层和第III隔离层提供的电学隔离和热学隔离，利用硅化物的正温度系数特性，使得当通过电阻的ESD电流越大时，电阻越大，电阻承载的电压降越大，限流能力也越好。
图I为本实用新型实施例提供的ESD防护电阻的结构示意图；图2为本实用新型实施例提供的0. 35um工艺下栅长L对540um总栅宽PMOS管ESD防护能力的影响；图3为本实用新型实施例提供的半导体载流子导电ESD防护电阻(SAB盖住的N+搀杂多晶硅电阻)ESD IV特性曲线，半导体载流子导电ESD防护电阻长图4为本实用新型实施例提供的多晶硅硅化物层导电ESD防护电阻ESD IV特性曲线，多晶硅硅化物层导电ESD防护电阻长lOOiim，宽20iim ;图5本实用新型实施例提供的ESD防护电阻当硅化物层采用多晶硅时不同硅化物层宽度尺寸的20欧姆电阻ESD IV特性曲线；图6为本实用新型实施例提供的ESD防护电阻在电路中应用的结构示意图。
具体实施方式
为了深入了解本实用新型，
以下结合附图及具体实施例对本实用新型进行详细说明。参见附图1，本实用新型提供的ESD防护电阻包括电阻导电区20、阳极51、阴极52、第I隔离层41、第II隔离层42、第III隔离层43和衬底30 ；电阻导电区20包括电阻承载层22和硅化物层21，硅化物层21附着于电阻承载层22之上，硅化物层21的一端设有阳极欧姆接触区21a，硅化物层21的另一端设有阴极欧姆接触区21b，硅化物层21于阳极欧姆接触区21a和阴极欧姆接触区21b之间形成硅化物层电阻区21c ；阳极51连接于阳极欧姆接触区21a，阴极52连接于阴极欧姆接触区21b ；第II隔离层42环绕电阻导电区20设置；第I隔离层41附着于电阻承载层22和第II隔离层42之下；第III隔离层43附着于硅化物层21和第II隔离层42之上，阳极51和阴极52分别从第III隔离层43伸出；衬底30附着于第I隔离层41之下。其中，第I隔离层41和/或第II隔离层42和/或第III隔离层43可以由选自二氧化硅、玻璃、氮化硅、氮氧化硅、高介电常数介质材料、低介电常数介质材料中的一种或者几种制成。其中，电阻承载层可以选自多晶硅、单晶硅、非晶硅中的一种。[0038]其中，电阻承载层可以是掺入P型和/或N型杂质。其中，硅化物层可以选自钛硅化物、钴硅化物、镍硅化物中的一种。其中，硅化物层电阻区21c的长宽比能够调节，通过对硅化物层电阻区21c的长宽比进行调节，可以获得需要的电阻值，并且，当硅化物层电阻区21c的长宽比确定后，通过调整硅化物层电阻区21c的面积，可以获得最佳的通过电阻的敏感电流，从而为器件提供比值最适合的正温度系数ESD防护电阻。图2显示了 0. 35um工艺下栅长L对540um总栅宽PMOS管ESD防护能力的影响，从图中可以看出，即使中栅宽达到540um，PMOS的ESD防护能力也只能 达到0. 6A (合HBM人体放电模型900V)，当栅长采用0. 35um时，击穿电压只有9V，很容易发生ESD损坏问题。图3、图4、图5是本实用新型实施例提供的ESD防护电阻的ESD特性。从图3可以看出，虽然杂质导电电阻的阴极和阳极有时也会用硅化物解决电极的欧姆接触问题，但由于这种电阻的电阻区依然是杂质导电电阻，仍然会导致电阻在ESD脉冲下发热后出现本征电离、电阻阻值激烈下降的问题，如图3所示，当电阻达到IA后，阻值会剧烈下降数倍，失去保护能力。与杂质导电电阻不同的，本实用新型除了欧姆接触区使用硅化物外，整个电阻区都使用硅化物，由于硅化物的正温度特性以及隔离层在瞬间的隔热效果，可以使电阻在ESD瞬间发生正温度系数的热阻效应，ESD发生的时间越长、ESD电流越大，电阻的阻值越大，能提供的ESD保护能力越强，是一种在ESD脉冲下能进行有益地自我调整的智慧型电阻结构。从图4和图5可以看出，虽然在一定电流下本实用新型电阻阻值会剧烈增加，但同样受此热阻效应的影响，在电阻上的功率会剧烈增加，电阻能承受的电流较小，因此，使用本实用新型电阻时，必须要将电阻用在ESD全局保护电路里，并且确保流经电阻的电流不会将电阻烧毁。进一步，从图5可以看出，在一定阻值下，不同硅化物层宽度(图中括号内数据，单位为微米)的ESD电流敏感值并不一样，如硅化物层宽度为5um的电阻敏感电流约为0. 15A、IOum的约为0. 3A、20um的约为0. 7A，根据被保护器件的需求和全局保护结构的ESD防护特性，可选择出合适的硅化物层长度、宽度尺寸，以提供更好的ESD保护能力，如假设需要保护的器件只有0. 2A的ESD防护能力，全局保护结构需要在保护电阻上产生7V电压降才能达到所需ESD保护能力，选择硅化物层宽度为20um的电阻则难于满足需求，而5um的则更加合适。由于本实用新型电阻自身相对载流子导电电阻更容易烧毁，本实用新型在具体实施例中提供了图6所示在电路中应用的结构，达到对本实用新型电阻兴利除弊的效果。图6中，以输出端/双向端PAD 108对地线GND施加正的ESD电压为例，当输出端/双向端PAD 108对地线施加正的ESD电压时，输出端/双向端PAD 108与VDD之间的输出ESD保护结构(二极管)107导通，通过环线泻流管(NM0S管)111 (环线泻流管可为数个 数百个以提供充足的泄放ESD电流能力，本示例只象征性地画了一个)将ESD电流泻放到ESD测试系统的地线上，此时放置在输出端或双向端输出MOS (金属氧化物半导体)管203、203'的漏电极与本实用新型电阻结构之间的RC结构(由301'、302'组成)控制的输出泻流管结构105'在侦测到ESD电压后击穿，并被本实用新型提供的ESD防护电阻106限流，使得输出管203、203'漏极电压比输出端/双向端PAD 108低得多，保护了输出管203、203'不被ESD电流烧毁。由于ESD电流主要经过输出ESD保护结构二极管107、环线泻流管111通道释放掉，经过本实用新型电阻106的电流相对较小，不会发生烧毁问题。当单个环线泻流管(NMOS管)111 ESD防护能力较弱时(如每个环线泻流管111只能泻放0. 5A)，可将各环线泻流管111与一个阻值较小(如0. 25欧姆一 10欧姆)的本实用新型提供的ESD防护电阻110串联，通过电阻平衡GND/VDD总线的寄生电阻，促进多个环线泻流管111协同导通，防止单个环线泻流管111承受电流过大出现烧毁问题。以上所述的具体实施方式
，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式
而已，并不用于限制本实用新型，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。
权利要求1.一种ESD防护电阻，其特征在于，包括电阻导电区、阳极、阴极、第I隔离层、第II隔离层、第III隔离层和衬底； 所述电阻导电区包括电阻承载层和硅化物层，所述硅化物层附着于所述电阻承载层之上，所述硅化物层的一端设有阳极欧姆接触区，所述硅化物层的另一端设有阴极欧姆接触区，所述硅化物层于所述阳极欧姆接触区和阴极欧姆接触区之间形成硅化物层电阻区； 所述阳极连接于所述阳极欧姆接触区，所述阴极连接于所述阴极欧姆接触区； 所述第II隔离层环绕所述电阻导电区设置； 所述第I隔离层附着于所述电阻承载层和所述第II隔离层之下； 所述第III隔离层附着于所述硅化物层和所述第II隔离层之上，所述阳极和所述阴极分别从所述第III隔离层伸出； 所述衬底附着于所述第I隔离层之下。
2.根据权利要求I所述的ESD防护电阻，其特征在于，所述第I隔离层和/或第II隔离层和/或第III隔离层由选自二氧化硅、玻璃、氮化硅、氮氧化硅、高介电常数介质材料、低介电常数介质材料中的一种或者几种制成。
3.根据权利要求I所述的ESD防护电阻，其特征在于，所述电阻承载层由选自多晶硅、单晶硅、非晶硅中的一种制成。
4.根据权利要求3所述的ESD防护电阻，其特征在于，所述电阻承载层掺入P型和/或N型杂质。
5.根据权利要求I所述的ESD防护电阻，其特征在于，所述硅化物层由选自钛硅化物、钴硅化物、镍硅化物中的一种制成。
6.根据权利要求I所述的ESD防护电阻，其特征在于，所述硅化物层电阻区的长宽比能够调节，从而获得需要的阻值。
7.根据权利要求I所述的ESD防护电阻，其特征在于，所述硅化物层电阻区的面积能够调节，从而能够在选定阻值条件下获得需要的敏感电流。
专利摘要本实用新型公开了一种ESD防护电阻，属于半导体技术领域。该ESD防护电阻包括电阻导电区、阳极、阴极、第Ⅰ隔离层、第Ⅱ隔离层、第Ⅲ隔离层和衬底。该ESD防护电阻利用第Ⅰ隔离层、第Ⅱ隔离层和第Ⅲ隔离层提供的电学隔离和热学隔离，使得当通过电阻的ESD电流越大时，电阻越大，电阻承载的电压降越大，限流能力也越好。
文档编号H01L23/60GK202373579SQ20112056512
公开日2012年8月8日 申请日期2011年12月29日 优先权日2011年12月29日
发明者曾传滨, 李多力, 李晶, 海潮和, 罗家俊, 韩郑生 申请人:中国科学院微电子研究所