专利名称：一种集成了采样电阻的电流检测ldmos器件的制作方法
技术领域：
该发明属于半导体功率器件技术领域，涉及横向双扩散金属氧化物半导体器件(LDMOS),尤其是主功率LDMOS器件和检测LDMOS器件集成在一起的具有电流采样功能的LDMOS器件。
背景技术：
智能功率集成电路集控制逻辑、保护电路、功率器件于一体，具有低成本、高效率、高可靠性等优点，在很多领域如DC-DC转换器、开关电源等方面都有应用，而电流检测在功率集成电路中有重要的作用。电流检测可以应用于电流保护、电流监测设备、电流环系统、可编程电流源、线性电源、以及需要掌握流入流出电流比例的充电器或电池电量计量器等。由于流过功率器件 的电流比较大，甚至可能会是几个安培大小的电流，通过串联电阻直接检测流过功率器件的电流会造成大的损耗。美国专利U. S.Pat.N04553084中，如图I，主功率LDMOS器件11的电流能力与检测器件13的成一定比例的。该检测器件13的电流能力远小于主功率LDMOS器件11，且与检测电阻14串联以便于检测。通过采样流过检测器件13的电流来检测主功率LDMOS器件11的电流，减小损耗且提高可行性，有效解决了功率器件采样困难的问题。单晶型硅片价格便宜，常被用于高压功率器件的制作。常规单晶型高压LDMOS器件剖面图如图2，一般应用中，体区P-body接触S’和源极接触S是连在一起的。但是，在单晶型横向功率器件和检测器件集成中，存在漏极去偏置效应、衬底去偏置效应和体效应等问题。漏极去偏置问题是当检测电阻较大时，电流流过检测电阻时其两端的压降会比较大，相当于提高了检测器件的源端电压，会使得检测器件的有效栅-源驱动电压变小，导致检测不准确。衬底去偏置效应是指当检测器件源极电位升高，会使得体区P-body和衬底间有电流流过，由于衬底电阻率较大，微弱的电流便会造成较大的电压差，从而产生衬底去偏置效应。衬底去偏置效应不仅对电路中其他器件造成影响，且相当于在检测电阻上并联一个电阻，造成检测不准确。如果将体区P-body接触S’和源极接触S分开，体区P-body接触S’接地，便会有效解决衬底去偏置效应。但是，这样会造成体效应的产生。体效应也叫衬底偏置效应。当检测电阻两端有压降时，检测器件的源极电位升高，造成体区P-body和源极N+形成压差，使得阈值电压变大，也会产生检测不准确的问题。但是，智能功率集成电路中，外接检测电阻容易引起噪声影响和检测不准确的问题，因此最好将检测电阻与功率器件集成。
发明内容
本发明的目的在于提供一种集成了采样电阻的电流检测LDMOS器件，将主功率LDMOS器件、电流检测LDMOS器件和电流检测电阻集成在一起，将电流检测LDMOS器件源极完全浮动以有效解决衬底去偏置效应和体效应问题，同时减小噪声影响，提高检测电流准确性。
本发明的技术方案如下一种集成了采样电阻的电流检测LDMOS器件，包括主功率LDMOS器件100、电流检测LDMOS器件101和采样电阻102，所述主功率LDMOS器件100、电流检测LDMOS器件101和米样电阻102集成于同一半导体芯片上。所述电流检测LDMOS器件101的沟道区宽度为W2，所述主功率LDMOS器件100的沟道区宽度为W1，其中Wl >> W2，电流检测LDMOS器件101的电流能力与主功率LDMOS器件100的电流能力之比为W2/W1。所述主功率LDMOS器件100和电流检测LDMOS器件101采用共同的漏极结构，即米用同一 N+漏极区4和金属化漏极11。所述电流检测LDMOS器件101的P型体区12做在一个N型阱区3中，使得电流检测LDMOS器件101的P型体区12与半导体衬底I相互隔离，以实现电流检测LDMOS器件101的源极电压浮动。 所述主功率LDMOS器件100和电流检测LDMOS器件101各自的源极P+接触区5和源极N+接触区6与各自的源极金属10、13连接，以消除衬偏效应。所述采样电阻102的一端与主功率LDMOS器件的源极金属10相连，另一端与电流检测LDMOS器件101的源极金属13相连。本发明提供的集成了采样电阻的电流检测LDMOS器件，将主功率LDMOS器件、电流检测LDMOS功率器件和采样电阻集成于同一半导体芯片上，通过控制主功率LDMOS器件和电流检测LDMOS器件的沟道区宽度之比以实现电流采样。在实现电流采样功能的基础上，通过主功率LDMOS器件和电流检测LDMOS器件共用漏极结构以达到节省芯片面积的目的；同时通过短接主功率LDMOS器件和电流检测LDMOS器件各自的P+接触区和N+接触区(与各自的源极金属相连)，并且将电流检测LDMOS器件的P型体区做在一个N阱中、使得电流检测LDOMS器件的P型体区与衬底完全隔离，实现了电流检测LDMOS器件的源极电压浮动且消除了衬底去偏置效应；另外将采样电阻同时集成可避免外接采样电阻带来的噪声影响，使得电流检测LDMOS器件对主功率LDMOS器件电流进行准确采样。
图I是美国专利U. S. Pat. N04553084提出的检测电路图。图2是本发明提出的集成了采样电阻的电流检测LDMOS器件表面结构示意图。图3是沿图2中AA’连线的剖面结构图。图4是本发明提出的集成了采样电阻的电流检测LDMOS器件表面结构示意图之
--O图5是沿图4中AA’连线的剖面结构图。图6是本发明提出的集成了采样电阻的电流检测LDMOS器件表面结构示意图之
_- O
具体实施例方式一种集成了采样电阻的电流检测LDMOS器件，包括主功率LDMOS器件100、电流检测LDMOS器件101和采样电阻102，所述主功率LDMOS器件100、电流检测LDMOS器件101和米样电阻102集成于同一半导体芯片上。所述电流检测LDMOS器件101的沟道区宽度为W2，所述主功率LDMOS器件100的沟道区宽度为Wl，其中Wl >>W2，电流检测LDMOS器件(101)的电流能力与主功率LDMOS器件100的电流能力之比为W2/W1。所述主功率LDMOS器件100和电流检测LDMOS器件101采用共同的漏极结构，即米用同一 N+漏极区4和金属化漏极11。所述电流检测LDMOS器件101的P型体区12做在一个N型阱区3中，使得电流检测LDMOS器件101的P型体区12与半导体衬底I相互隔离，以实现电流检测LDMOS器件101的源极电压浮动。所述主功率LDMOS器件100和电流检测LDMOS器件101各自的源极P+接触区5 和源极N+接触区6与各自的源极金属10、13连接，以消除衬偏效应。所述采样电阻102的一端与主功率LDMOS器件的源极金属10相连，另一端与电流检测LDMOS器件101的源极金属13相连。下面参照附图对本发明进行更全面的描述和说明。图2是本发明提出的一种集成多晶硅检测电阻的、具有电流采样功能的LDMOS器件结构的俯视图，图3是沿图I中AA’的剖面图，为使器件功能结构更清楚，俯视图中没有绘制氧化层。其中，100代表主功率LDMOS器件，主要包括衬底1、P型体区2、N阱区3、漏极N+接触区4、源极P+接触区5、源极N+接触区6、多晶硅栅极7、场氧化层8、多层氧化物9、源极金属10、漏极金属11。101代表电流检测LDMOS器件，主要包括衬底I、P型体区12、N阱区3、漏极N+接触区4、源极P+接触区5、源极N+接触区6、多晶硅栅极7、场氧化层8、多层氧化物9、源极金属13、漏极金属11。102代表采样电阻，由多晶硅电阻21实现，多晶硅电阻21位于主功率LDMOS器件100的源极金属10和电流检测LDMOS器件101的源极金属13之间的场氧化层8表面，多晶硅电阻21表面覆盖多层氧化物9。其中，多层氧化物9是在淀积多晶硅后淀积的氧化物，用于隔离多晶硅并加厚氧化层8。由多晶硅电阻21与多晶硅栅7之间的距离为dl，一般为几个微米，以保证多晶硅电阻21与多晶硅栅7不相连且没有交叠。图4是本发明提出的另一种集成多晶硅检测电阻的、具有电流采样功能的LDMOS器件结构的俯视图，图5是沿图4中AA’连线的剖面结构图，为使器件功能结构更清楚，俯视图中没有绘制氧化层。100代表主功率LDMOS器件，包括衬底I、P型体区2、N阱区3、漏极N+接触区4、源极P+接触区5、源极N+接触区6、多晶硅栅极7、场氧化层8、多层氧化物
9、源极金属10、漏极金属11。101代表电流检测LDMOS器件，包括衬底1、P型体区12、N阱区3、漏极N+接触区4、源极P+接触区5、源极N+接触区6、多晶硅栅极7、场氧化层8、多层氧化物9、源极金属13、漏极金属11。102代表采样电阻，由N型阱电阻33实现。N型阱电阻33位于主功率LDMOS器件100的源端和电流检测LDMOS器件101的源端之间，与N型阱区3采用同步工艺制作。N型阱电阻33两端的N+接触区分别与主功率LDMOS器件100的源极金属10和电流检测LDMOS器件101的源极金属13相连。器件工作时，电流流动方向为电流检测LDMOS器件101的源极金属13流入，通过N型阱电阻33，流向主功率LDMOS器件100的源极金属10，即接地。沿电流方向，N型阱电阻33长度为L，宽度为W。N型阱电阻33的方块电阻值由N阱掺杂浓度决定，其电阻大小由L和W的比值确定。
在N型阱电阻33与电流检测LDMOS器件101的源端的N型阱区3之间具有P型隔离区22，P型隔离区22的工艺步骤与P型体区相同，不必额外的掩模板和工艺步骤。P型隔离区22的作用是隔离N型阱区3对N型阱电阻33的影响，其宽度为d2，一般为几个到几十个微米。进一步的，对于本发明提出的器件结构布局而言，主功率LDMOS器件100、检测LDMOS器件101和采样电阻102的位置不局限于图2所示(主功率LDMOS器件100、检测LDMOS器件101和检测电阻102均沿Z轴位于器件漏极的同一侧)。下面对本发明提出的器件结构布局做示例说明，以此只是说明本发明在实际应用过程中可以根据版图绘制布局做相应调整，而不局限于本发明的应用。图6所示的是本发明器件的另一种布局方式。其中100代表主功率LDMOS器件，101代表电流检测LDMOS器件，102代表采样电阻。主功率LDMOS器件100、检测LDMOS器件101和采样电阻102沿X轴平行排列(主功率LDMOS器件100和检测LDMOS器件101分布于共用漏极的两侧)，采样电阻102位于靠近电流检测LDMOS器件101的源极金属13的一侧，且两者电气相连。采样电阻102的另一端由金属连线引出与主功率LDMOS器件的源极金属 10相连。
权利要求
1.一种集成了采样电阻的电流检测LDMOS器件，包括主功率LDMOS器件(100)、电流检测LDMOS器件(101)和采样电阻(102)，所述主功率LDMOS器件(100)、电流检测LDMOS器件(101)和采样电阻(102)集成于同一半导体芯片上； 所述电流检测LDMOS器件(101)的沟道区宽度为W2，所述主功率LDMOS器件(100)的沟道区宽度为W1，其中Wl >> W2，电流检测LDMOS器件(101)的电流能力与主功率LDMOS器件(100)的电流能力之比为W2/W1 ； 所述主功率LDMOS器件(100)和电流检测LDMOS器件(101)采用共同的漏极结构，即采用同一 N+漏极区(4)和金属化漏极(11)； 所述电流检测LDMOS器件(101)的P型体区(12)做在一个N型阱区(3)中，使得电流检测LDMOS器件(101)的P型体区(12)与半导体衬底(I)相互隔离，以实现电流检测LDMOS器件(101)的源极电压浮动； 所述主功率LDMOS器件(100)和电流检测LDMOS器件(101)各自的源极P+接触区(5)和源极N+接触区(6)与各自的源极金属(10、13)连接，以消除衬偏效应； 所述采样电阻(102)的一端与主功率LDMOS器件的源极金属(10)相连，另一端与电流检测LDMOS器件(101)的源极金属(13)相连。
2.根据权利要求I所述的集成了采样电阻的电流检测LDMOS器件，其特征在于，所述主功率LDMOS器件(100)和电流检测LDMOS器件(101)分布于共用漏极结构的同一侧，且二者共用栅极结构，即采用同一多晶硅栅极(7)。
3.根据权利要求2所述的集成了采样电阻的电流检测LDMOS器件，其特征在于，所述采样电阻(102)为多晶硅电阻(21 )，多晶硅电阻(21)位于主功率LDMOS器件(100)的源极金属(10 )和电流检测LDMOS器件(101)的源极金属(13 )之间的场氧化层(8 )表面，多晶硅电阻(21)表面覆盖多层氧化物(9 )。
4.根据权利要求2所述的集成了采样电阻的电流检测LDMOS器件，其特征在于，所述采样电阻(102)为N型阱电阻(33)，N型阱电阻(33)位于主功率LDMOS器件(100)的源端和电流检测LDMOS器件(101)的源端之间，与N型阱区(3)采用同步工艺制作#型阱电阻(33)两端的N+接触区分别与主功率LDMOS器件(100)的源极金属(10)和电流检测LDMOS器件(101)的源极金属(13)相连；沿电流方向，N型阱电阻(33)长度为L，宽度为W ;N型阱电阻(33)的方块电阻值由N阱掺杂浓度决定，其电阻大小由L和W的比值确定； 在N型阱电阻(33)与电流检测LDMOS器件(101)的源端的N型阱区(3)之间具有P型隔离区(22)，P型隔离区(22)隔离N型阱区(3)对N型阱电阻(33)的影响，其宽度为d2，d2的取值范围在几到几十微米之间。
全文摘要
一种集成了采样电阻的电流检测LDMOS器件，属于半导体功率器件技术领域。包括集成于同一半导体芯片的主功率LDMOS器件(100)、电流检测LDMOS器件(101)和采样电阻(102)。通过控制主功率LDMOS器件和电流检测LDMOS器件的沟道区宽度之比实现电流采样；主功率LDMOS器件和电流检测LDMOS器件共用漏极结构以节省芯片面积；短接主功率LDMOS器件和电流检测LDMOS器件各自的P+接触区和N+接触区，并且将电流检测LDMOS器件的P型体区做在一个N阱中、使得电流检测LDOMS器件的P型体区与衬底完全隔离，实现了电流检测LDMOS器件的源极电压浮动且消除了衬底去偏置效应；另外将采样电阻同时集成可避免外接采样电阻带来的噪声影响，使得电流检测LDMOS器件对主功率LDMOS器件电流进行准确采样。
文档编号H01L29/78GK102779821SQ20121026862
公开日2012年11月14日 申请日期2012年7月31日 优先权日2012年7月31日
发明者乔明, 何逸涛, 向凡, 周锌, 张波, 李肇基, 温恒娟 申请人:电子科技大学