专利名称：应用于射频领域的ldmos器件及其制造方法
技术领域：
本申请涉及一种半导体器件，特别是涉及一种应用于射频领域的LDMOS器件。
背景技术：
射频LDMOS (横向扩散MOS晶体管)器件是应用于射频基站和广播站的常用器件，其追求的性能指标包括高击穿电压、低导通电阻和低寄生电容等。请参阅图6，这是一种现有的射频LDMOS器件。以η型射频LDMOS器件为例，在P型重掺杂底层硅I上具有P型轻掺杂顶层硅2。在顶层硅2中具有依次侧面接触的η型重掺杂源区8、P型沟道掺杂区7和η型漂移区3。在漂移区3中具有η型重掺杂漏区7。在沟道掺杂区7和漂移区3之上依次具有栅氧化层4和多晶硅栅极5。在多晶硅栅极5的正上方、以及部分漂移区3的正上方具有氧化硅10。在部分氧化硅10的上方具有栅掩蔽层(G-shield)ll。栅掩蔽层11至少要相隔氧化硅10而在部分的漂移区3的上方。下沉结构12从源区8表面向下穿透源区8、顶层硅2，并抵达到底层硅I之中。这种现有的射频LDMOS器件中，所述栅掩蔽层11是金属或η型重掺杂多晶硅，其RESURF (Reduced SURfsce Field，减小表面电场)效应能够有效地增加器件的击穿电压，同时有效地降低栅极和漏极之间的寄生电容。这样便可以适当增加漂移区3的掺杂浓度从而降低器件的导通电阻。但是栅掩蔽层11带来的一个重要问题是增加了源极8与漏极9之间的寄生电容，该寄生电容的大小对器件的功率附加效率(PAE)的高低至关重要。所述源极8与漏极9之间的寄生电容主要来自于漏极9和底层硅I之间的结电容以及漂移区3和沟道掺杂区7之间的结电容。较长的栅掩蔽层11虽然可以获取较高的器件击穿电压，但同时也使得源极与漏极之间的寄生电容大幅增加 ，使得器件的功率附加效率出现下降，影响器件的射频性能。
发明内容
本申请所要解决的技术问题是提供一种应用于射频领域的LDMOS器件，可以在获取高击穿电压的同时，降低源极与漏极之间的寄生电容。为此，本申请还要提供所述应用于射频领域的LDMOS器件的制造方法。为解决上述技术问题，本申请应用于射频领域的LDMOS器件采用绝缘体上硅，所述绝缘体上硅由自下而上的底层硅、绝缘层、顶层硅组成；所述LDMOS器件位于所述顶层硅上。所述应用于射频领域的LDMOS器件的制造方法为在由自下而上的底层硅、绝缘层、顶层硅组成的绝缘体上硅的顶层硅上制造所述LDMOS器件。本申请射频LDMOS器件由于将底部材料由体硅改为绝缘体上硅，而具有如下优
占-
^ \\\ ·其一，将射频LDMOS器件制作在顶层硅中，克服了传统器件的体硅具有较大的体电容的缺点，进一步降低了器件总的寄生电容。
其二，顶层硅较薄，从而有效降低了源极与底层硅之间的结电容、以及漏极与底层硅之间的结电容，最终降低了源极与漏极之间的寄生电容。其三，通过合适地控制顶层硅的厚度，可以使得沟道掺杂区和漂移区为全耗尽型，这可将漂移区与沟道掺杂区的结面积最小化，从而最大程度地减小器件的源极与漏极之间的寄生电容，提高器件的功率附加效率。
图1a-图1c是三种射频LDMOS器件的漂移区的示意图；图2是三种射频LDMOS器件的源极与漏极之间的寄生电容与漏端电压的关系曲线.
-^4 ，图3a 图3j是本申请射频LDMOS器件的制造方法一的各步骤示意图；图4a、图4b是本申请射频LDMOS器件的制造方法二的部分步骤示意图；图5a、图5b是本申请全耗尽型射频LDMOS器件的示意图；图6是现有的射频LDMOS器件的示意图。图中附图标记说明I为底层硅；2为顶层硅；3为漂移区；4为栅氧化层；5为多晶硅栅极；6为光刻胶；7为沟道掺杂区；8为源区；9为漏区；10为氧化娃；11为栅掩蔽层；12为下沉结构；100为
绝缘层。
具体实施例方式请参阅图3i，这是本申请所述的射频LDMOS器件的实施例一。以η型射频LDMOS器件为例，自下而上依次堆叠的底层硅1、绝缘层100和顶层硅2构成了绝缘体上硅(SOI，silicon on insulator),其中底层娃I的掺杂浓度大于顶层娃2的掺杂浓度。底层娃I与顶层硅2可以是相同掺杂类型，也可是不同掺杂类型。底层硅I例如为重掺杂硅衬底，绝缘层100例如为氧化娃,顶层娃2例如是中低掺杂娃衬底或外延层。在顶层娃2中具有依次侧面接触的η型重掺杂源区8、ρ型沟道掺杂区7和η型漂移区3。在漂移区3中具有η型重掺杂漏区9。在沟道掺杂区7和漂移区3之上依次具有栅氧化层4和多晶硅栅极5。在多晶硅栅极5的正上方、以及部分漂移区3的正上方连续地具有一块氧化硅10。在部分或全部的氧化硅10的上方具有连续的一块栅掩蔽层(G-shield) 11。栅掩蔽层11至少要相隔氧化硅10而在部分的漂移区3的上方。下沉结构12从源区8表面向下穿透源区8、顶层硅2、绝缘层100，并抵达到底层硅I之中。在源区8和下沉结构12、多晶硅栅极5、栅掩蔽层11和漏区9之上形成有金属硅化物。或者，源区8和下沉结构12也可从硅片背面以金属娃化物引出。请参阅图3j，这是本申请所述的射频LDMOS器件的实施例二。其与实施例一的区别仅在于下沉结构12从源区8表面向下穿透源区8、顶层硅2，并抵达到绝缘层100的上表面或绝缘层100之中。源区8和下沉结构12只能从硅片正面以金属硅化物引出。如果是P型射频LDMOS器件，将上述各部分结构的掺杂类型变为相反即可。与现有的射频LDMOS器件相比，本申请的主要创新在于使用绝缘体上硅作为底部材料，取代了传统的体硅。SOI中，绝缘层100的厚度由器件的击穿电压所决定，绝缘层100越厚则击穿电压越高。如果绝缘层100采用氧化硅，则其厚度(单位为微米)至少应设为击穿电压(单位为伏特)的二十分之一，例如为达到20V的击穿电压则要求绝缘层100至少为厚度为I μ m的氧化硅。顶层硅2较薄，从而有效降低了源极8与底层硅I之间的结电容、以及漏极9与底层硅I之间的结电容。通过合适地控制该顶层硅2的厚度，可以使得沟道掺杂区7和漂移区3为全耗尽型，这可将漂移区3与沟道掺杂区7的结面积最小化，从而最大程度地减小器件的源极8与漏极9之间的寄生电容，提高器件的功率附加效率。图1a 图1c表示出了三种射频LDMOS器件的漂移区。其中，图1a是图6所示的传统的射频LDMOS器件，图1b是图3i或图3j所示的本申请的射频LDMOS器件，图1c是图5a或图5b所示的本申请的全耗尽型射频LDMOS器件。显然，通过降低顶层硅2的厚度，可以使漂移区3在纵向上完全占据顶层硅2。请参阅图2，这是三种射频LDMOS器件的关系曲线。其中横坐标为漏端的偏压，纵坐标为器件的源极与漏极之间的寄生电容。显然，本申请射频LDMOS器件的源极与漏极之间的寄生电容较为接近，它们均显著地低于现有射频LDMOS器件的源极与漏极之间的寄生电容。本申请所述的射频LDMOS器件的制造方法一如下所述，以η型射频LDMOS器件为例第I步，请参阅图3a，自下而上依次堆叠的底层硅1、绝缘层100和顶层硅2构成了 SOI。如果顶层硅2是P型掺杂，则采用光刻工艺利用光刻胶作为掩蔽层，并以一次或多次注入η型离子，在顶层硅2中形成η型漂移区3。如果顶层硅2是η型掺杂，则可直接将顶层硅2作为器件的漂移区3。或者，也可采用光刻工艺利用光刻胶作 为掩蔽层，并以一次或多次注入η型离子，在顶层硅2中形成η型漂移区3。第2步，请参阅图3b，先以热氧化工艺在硅材料(包括顶层硅2和漂移区3)的表面生长出氧化硅4，再在整个硅片表面淀积多晶硅5。接着对多晶硅5进行η型杂质的离子注入。η型杂质优选为磷，离子注入的剂量优选为IX IO15 IX IO16原子每平方厘米。第3步，请参阅图3c，采用光刻和刻蚀工艺，在氧化硅4和多晶硅5上形成一个窗口 A，该窗口 A仅暴露出部分的顶层硅2。整个漂移区3以及其余部分的顶层硅2仍被氧化硅4和多晶硅5以及光刻胶6所覆盖。第4步，请参阅图3d，在窗口 A中对顶层硅2注入p型杂质，优选为硼，从而形成与漂移区3的侧面相接触的沟道掺杂区7。离子注入时光刻胶6也作为掩蔽层，离子注入后再去除光刻胶6。优选地，离子注入具有一定的倾斜角度，从而使沟槽掺杂区7更容易向氧化硅4的下方延伸，并且与漂移区3的侧面相接触。优选地，离子注入分多次进行，每次的注入能量和注入剂量不完全相同。其中，高能量的注入剂量高于低能量的注入剂量。第5步，请参阅图3e，采用光刻和刻蚀工艺，将氧化硅4和多晶硅5分别刻蚀为栅氧化层4和多晶硅栅极5。栅氧化层4的一部分在沟道掺杂区7的上方，其余部分在漂移区3的上方。
第6步，请参阅图3f，采用光刻工艺，以光刻胶作为掩蔽层形成窗口 B和窗口 C，它们分别位于栅氧化层4远离漂移区3的那一端外侧、漂移区3远离栅氧化层4的那一端外侧。对这两个窗口采用η型杂质的源漏注入工艺分别形成源区8和漏区9。此时，沟道掺杂区7缩小至仅在栅氧化层4的下方。所述源漏注入的剂量在I X IO15原子每平方厘米之上。第7步，请参阅图3g，在整个硅片淀积一层氧化硅10，采用光刻和刻蚀工艺对该层氧化硅10进行刻蚀，使其仅连续地残留在多晶硅栅极5的上方、以及漂移区3的暴露表面的上方。第8步，请参阅图3h，在整个硅片淀积一层金属11，采用光刻和刻蚀工艺对该层金属11进行刻蚀形成栅掩蔽层(G-Shield) 11。栅掩蔽层11为连续的一块，覆盖在部分的氧化硅10之上。栅掩蔽层11至少要相隔氧化硅10而在部分的漂移区6的上方。或者，栅掩蔽层11也可以是η型重掺杂多晶硅。此时，可先淀积多晶硅再进行η型杂质的离子注入，也可直接淀积η型掺杂多晶硅(即原位掺杂)。第9步，具有两种实现方式。第一种实现方式请参阅图3i，采用光刻和刻蚀工艺，在源区8中刻蚀出深孔。所述深孔穿越源区8、顶层硅2、绝缘层100，并抵达到底层硅I之中，故称“深”孔。在该深孔中填充金属，优选为钨，形成下沉(sinker)结构12。所述深孔也可改为沟槽结构。这种实现方式允许源区8和下沉结构12从硅片正面或背面引出。第二种实现方式请参阅图3 j，采用光刻和刻蚀工艺，在源区8中刻蚀出孔。所述孔穿越源区8和顶层硅2，并抵达绝缘层100的上表面或抵达绝缘层100之中。在该孔中填充金属，优选为钨，形成下沉(sinker)结构12。所述孔也可改为沟槽结构。这种实现方式只允许源区8和下沉结构12从硅片正面引出。
本申请所述的射频LDMOS器件的制造方法二如下所述，以η型射频LDMOS器件为例第I’步至第2’步，分别与第I步至第2步相同。第3’步，请参阅图4a，采用光刻和刻蚀工艺，将氧化硅4和多晶硅5分别刻蚀为栅氧化层4和多晶硅栅极5。栅氧化层4的一部分在顶层硅2的上方，其余部分在漂移区3的上方。第4’步，请参阅图4b，采用光刻工艺，以光刻胶6覆盖住多晶硅栅极5 —侧的漂移区3。以光刻胶6和多晶硅栅极5作为掩蔽层，对多晶硅栅极5另一侧的顶层硅2注入P型杂质，优选为硼，从而形成与漂移区3的侧面相接触的沟道掺杂区7。优选地，离子注入具有一定的倾斜角度，从而使沟槽掺杂区7更容易向氧化硅4的下方延伸，并且与漂移区3的侧面相接触。优选地，离子注入分多次进行，每次的注入能量和注入剂量不完全相同。其中，高能量的注入剂量高于低能量的注入剂量。第5’步至第8，步，分别与第6步至第9步相同。上述两种制造方法的后续工艺包括在整个硅片淀积一层金属，然后进行高温热退火，从而在金属与娃金属的表面、金属与多晶娃接触的表面形成金属娃化物。金属娃化物分布在源区8和下沉结构12、多晶硅栅极5、栅掩蔽层11和漏区9之上。或者，当第9步采用第一种实现方式时，源区8和下沉结构12也可从硅片背面以金属硅化物引出。
如要制造P型射频LDMOS器件，将上述方法各步骤中的掺杂类型变为相反即可。例如第2步离子注入P型杂质，优选为硼。第4步、第4’步离子注入η型杂质，优选为磷或砷。 无论采用上述哪一种制造方法，都可以通过减薄顶层硅2的厚度，而实现射频LDMOS器件的沟道掺杂区7和漂移区3均为全耗尽型。请参阅图5a、图5b，这分别是全耗尽型射频LDMOS器件的两个实施例。其中，沟道掺杂区7和漂移区3纵向占据了全部的顶层硅2，而与绝缘层100的上表面相接触。此时，顶层硅2消失。这样可以进一步降低源极8与漏极9之间的寄生电容。以上仅为本申请的优选实施例，并不用于限定本申请。对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。
权利要求
1.一种应用于射频领域的LDMOS器件，其特征是采用绝缘体上硅，所述绝缘体上硅由自下而上的底层硅、绝缘层、顶层硅组成；所述LDMOS器件位于所述顶层硅上。
2.根据权利要求1所述的应用于射频领域的LDMOS器件，还具有下沉结构；其特征是所述下沉结构从源区表面向下穿透源区、顶层硅、绝缘层，并抵达到底层硅之中；或者，所述下沉结构从源区表面向下穿透源区、顶层硅，并抵达到绝缘层的上表面或绝缘层之中。
3.根据权利要求1所述的应用于射频领域的LDMOS器件，还具有沟道掺杂区和漂移区；其特征是所述沟道掺杂区和漂移区在纵向上直接与绝缘层相接触，所述顶层硅消失，此时所述LDMOS器件为全耗尽型。
4.根据权利要求1所述的应用于射频领域的LDMOS器件，其特征是所述LDMOS器件要求的击穿电压为a伏特，则绝缘层是厚度为二十分之a微米的氧化硅。
5.一种应用于射频领域的LDMOS器件的制造方法，其特征是在由自下而上的底层硅、绝缘层、顶层硅组成的绝缘体上硅的顶层硅上制造所述LDMOS器件。
6.根据权利要求5所述的应用于射频领域的LDMOS器件的制造方法，其特征是，包括如下步骤第I步，如果顶层硅是第一导电类型，则以离子注入工艺在顶层硅中形成第二导电类型的漂移区；如果顶层硅是第二导电类型，或者将顶层硅作为器件的漂移区；或者以离子注入工艺在顶层硅中形成第二导电类型的漂移区；第2步，以热氧化工艺在硅材料表面生长出第二氧化硅，再淀积多晶硅，对多晶硅进行第二导电类型杂质的离子注入；第3步，以光刻和刻蚀工艺在第二氧化硅和多晶硅上形成第一窗口，该第一窗口仅暴露出部分的顶层娃;第4步，在第一窗口中以倾斜角度对顶层硅中注入第一导电类型杂质，从而形成与漂移区的侧面相接触的沟道掺杂区；第5步，将第二氧化硅和多晶硅分别刻蚀为栅氧化层和多晶硅栅极；第6步，以源漏注入工艺在栅氧化层远离漂移区的那一端外侧形成第二导电类型的源区，在漂移区远离栅氧化层的那一端外侧形成第二导电类型的漏区；第7步，整个硅片淀积第三氧化硅，采用光刻和刻蚀工艺使其仅残留在多晶硅栅极的上方、以及漂移区的暴露表面的上方；第8步，整个硅片淀积一层金属或多晶硅，对其刻蚀形成栅掩蔽层；栅掩蔽层覆盖在部分或全部的第三氧化硅之上；第9步，在源区中刻蚀出穿越源区、顶层硅、绝缘层并抵达到底层硅中的孔或沟槽，在该孔或沟槽中填充金属形成下沉结构；或者，在源区中刻蚀出穿越源区、顶层硅并抵达到绝缘层上表面或绝缘层中的孔或沟槽，在该孔或沟槽中填充金属形成下沉结构。
7.根据权利要求6所述的应用于射频领域的LDMOS器件的制造方法，其特征是，各步骤变为第I’步至第2’步，分别与第I步至第2步相同。第3’步，将第二氧化硅和多晶硅分别刻蚀为栅氧化层和多晶硅栅极；第4’步，以光刻胶覆盖住多晶硅栅极一侧的漂移区，对多晶硅栅极另一侧的顶层硅注入第一导电类型杂质，从而形成与漂移区的侧面相接触的沟道掺杂区；第5’步至第8’步，分别与第6步至第9步相同。
8.根据权利要求5所述的应用于射频领域的LDMOS器件的制造方法，其特征是，所述方法第2步中，P型杂质包括硼，η型杂质包括磷或砷，离子注入的剂量为I X IO15 I X IO16原子每平方厘米。
9.根据权利要求5所述的应用于射频领域的LDMOS器件的制造方法，其特征是，所述方法第8步中，栅掩蔽层至少相隔第三氧化硅而在部分的漂移区的上方。
全文摘要
本申请公开了一种应用于射频领域的LDMOS器件，采用绝缘体上硅，所述绝缘体上硅由自下而上的底层硅、绝缘层、顶层硅组成；所述LDMOS器件位于所述顶层硅上。本申请还公开了其制造方法。由于将器件制造在绝缘体上硅上，本申请可以在获取高击穿电压的同时，降低源极与漏极之间的寄生电容。
文档编号H01L21/336GK103035728SQ201210512690
公开日2013年4月10日 申请日期2012年12月4日 优先权日2012年12月4日
发明者钱文生 申请人:上海华虹Nec电子有限公司