专利名称：一种再布线多芯片aaqfn封装器件的制作方法
技术领域：
本实用新型涉及QFN封装器件制造技术领域，尤其涉及到具有高I/O密度、多芯片的QFN封装器件。
背景技术：
随着电子产品如手机、笔记本电脑等朝着小型化，便携式，超薄化，多媒体化以及满足大众化所需要的低成本方向发展，高密度、高性能、高可靠性和低成本的封装形式及其组装技术得到了快速的发展。与价格昂贵的BGA等封装形式相比，近年来快速发展的新型封装技术，即四边扁平无引脚QFN (Quad Flat Non一lead Package)封装，由于具有良好的热性能和电性能、尺寸小、成本低以及高生产率等众多优点，引发了微电子封装技术领域的一场新的革命。由于IC集成度的提高和功能的不断增强，IC的I/O数随之增加，相应的封装器件的I/o引脚数也相应增加，但是传统的QFN封装件器件的引脚围绕芯片载体周边呈单圈排列，限制了 I/O数量的提高，满足不了高密度、具有更多I/O数的IC的需要，因此出现了呈多圈引脚排列的QFN封装器件，其中引脚围绕芯片载体呈多圈排列，显著提高了封装器件的I/O引脚数。图1A和图1B分别为具有多圈引脚排列的QFN封装器件的背面示意图和沿Ι- 剖面的剖面示意图。该多圈引脚排列的QFN封装结构包括芯片载体11，围绕芯片载体11呈三圈排列的引脚12，塑封材料13，粘贴材料14，IC芯片15，金属导线16。IC芯片15通过粘贴材料14固定在芯片载体12上，IC芯片15与四周排列的引脚12通过金属导线16实现电气连接，塑封材料13对IC芯片15、金属导线16、芯片载体11和引脚12进行包封以达到保护和支撑的作用，引脚12裸露在塑封材料13的底面，通过焊料焊接在PCB等电路板上以实现与外界的电气连接。底面裸露的芯片载体11通过焊料焊接在PCB等电路板上，具有直接散热通道，可以有效 释放IC芯片15产生的热量。与传统的单圈引脚排列的QFN封装器件相比，多圈引脚排列的QFN封装器件具有更高的引脚数量，满足了 IC集成度越来越高的要求。然而，为了提高QFN封装器件的I/O数量，需要更多的区域放置多个引脚，因此需要增大QFN封装器件的尺寸，这与封装器件小型化的要求是相悖的，而且随着封装尺寸增大，芯片与引脚之间的距离会增加，导致金属导线，如金(Au)线的使用量增加，增加了制造成本，过长的金属导线在注塑工艺过程中极易引起金属导线的塌陷、冲线以及交线等问题，影响了封装器件的良率和可靠性的提升。因此，为了突破现有的多圈引脚排列QFN封装器件的尺寸过大的瓶颈、解决上述良率和可靠性问题和降低制造成本，急需研发一种小尺寸、高可靠性、低成本、高I/O密度的QFN封装器件及其制造方法。
实用新型内容本实用新型提供了一种再布线的多芯片面阵排列的MQFN(Area Array Quad FlatNon—lead Package)封装器件，以达到突破传统QFN封装的低I/O数量、高封装成本的瓶颈和提高封装体的可靠性的目的。为了实现上述目的，本实用新型采用下述技术方案:本实用新型提出一种再布线多芯片AAQFN封装器件，包括以下三种方案之一:方案一:引脚在封装器件中呈面阵排列，绝缘填充材料配置于引脚与引脚之间，母IC芯片通过粘贴材料配置于封装器件的中心位置，子IC芯片通过粘贴材料配置于母IC芯片的上方，第一金属材料层围绕母IC芯片排列，引脚通过再布线层实现与第一金属材料层的连接，第二金属材料层配置于引脚的下表面，母IC芯片通过金属导线连接至第一金属材料层，子IC芯片通过金属导线连接至第一金属材料层，塑封材料包覆密封上述母IC芯片、子IC芯片、粘贴材料、金属导线、第一金属材料层和再布线层，仅仅暴露出配置于引脚下表面的第二金属材料层。方案二:引脚在封装器件中呈面阵排列，绝缘填充材料配置于引脚与引脚之间，母IC芯片通过粘贴材料配置于封装器件的中心位置，隔片材料配置于母IC芯片的上方，子IC芯片配置于隔片材料的上方，第一金属材料层围绕母IC芯片排列，引脚通过再布线层实现与第一金属材料层的连接，第二金属材料层配置于引脚的下表面，母IC芯片通过金属导线连接至第一金属材料层，子IC芯片通过金属导线连接至第一金属材料层，塑封材料包覆密封上述母IC芯片、子IC芯片、隔片材料、粘贴材料、金属导线、第一金属材料层和再布线层，仅仅暴露出配置于引脚下表面的第二金属材料层。方案三: 引脚在封装器件中呈面阵排列，绝缘填充材料配置于引脚与引脚之间，母IC芯片通过粘贴材料配置于封装器件的中心位置，子IC芯片通过焊接材料倒装配置于母IC芯片的上方，第一金属材料层围绕母IC芯片排列，引脚通过再布线层实现与第一金属材料层的连接，第二金属材料层配置于引脚的下表面，母IC芯片通过金属导线连接至第一金属材料层，塑封材料包覆密封上述母IC芯片、子IC芯片、焊接材料、粘贴材料、金属导线、第一金属材料层和再布线层，仅仅暴露出配置于引脚下表面的第二金属材料层。需要特别说明的是:呈面阵排列的引脚的排列方式可为平行排列，也可以为交错排列，引脚的横截面形状呈圆形或者矩形。根据本发明的实施例，面阵排列的弓丨脚呈平行排列。根据本发明的实施例，引脚的横截面形状呈矩形形状。根据本发明的实施例，制造形成的多个引脚通过再布线层改变金属导线的键合位置，实现与IC芯片的互联。根据本发明的实施例，第一、二金属材料层包括镍(Ni)、钯(Pd)、金(Au)、银(Ag)金属材料。根据本发明的实施例，采用绝缘填充材料和塑封材料进行二次包覆密封形成封装器件。 根据本发明的实施例，绝缘填充材料配置于引脚之间。根据本发明的实施例，绝缘填充材料种类是热固性塑封材料，或者塞孔树脂、油墨以及阻焊绿油等材料。根据本实用新型的实施例，隔片材料为绝缘材料，可以是与IC芯片相同的材料。根据本实用新型的实施例，焊接材料可以是无铅焊料或者金属凸点。基于上述，本实用新型采用的再布线层可使封装器件的尺寸大幅减小，缩短了 IC芯片与引脚之间的距离，可实现与IC芯片下方的引脚的连接，减少了金属导线，如金(Au)线的使用量，降低了制造成本，解决了注塑工艺过程中金属导线的塌陷、冲线以及交线等问题，提升了封装器件的良率和可靠性，并显著提升了封装器件的I/O密度。本实用新型将多个IC芯片进行堆叠封装，大大减小了封装的尺寸。本实用新型采用绝缘填充材料和塑封材料进行二次包覆密封，其中绝缘填充材料配置于再布线层下，再布线层以上的区域采用塑封材料进行包覆密封，该填充、包覆结构特征可实现封装的无空洞包封，消除因包封不完全产生的气泡、空洞等缺陷。本实用新型制造形成的小面积尺寸的引脚能够有效防止表面贴装时桥连现象的发生，引脚的下表面和再布线层上配置的金属材料层分别能够有效提高金属弓I线键合质量和表面贴装质量。下文特举实施例，并配合附图对本实用新型的上述特征和优点做详细说明。
图1A为多圈引脚排列的QFN封装器件的背面示意图；图1B为沿图1A中的Ι- 剖面的剖面示意图；图2Α为本实用新型的再布线多芯片AAQFN封装器件的背面示意图；图2Β为本实用新型的再布线多芯片AAQFN封装器件的正面示意图；图3为沿图 2Β中的1-1剖面绘制的第一实施例；图4为沿图2Β中的1-1剖面绘制的第二实施例；图5为沿图2Β中的1-1剖面绘制的第三实施例；图中标号:100.多圈引脚排列的QFN封装器件,11.芯片载体,12.引脚，13.塑封材料，14.粘贴材料，15.1C芯片，16.金属导线，200.再布线多芯片AAQFN封装器件，21.引脚,22.绝缘填充材料,23.第一金属材料层,24.第二金属材料层,25.再布线层,26.塑封材料，27.母IC芯片，28.粘贴材料，29.金属导线，30.子IC芯片，31.隔片材料，32.焊接材料。
具体实施方式
以下结合附图对本实用新型进行详细说明:图2A为本实用新型的再布线多芯片AAQFN封装器件背面示意图，第二金属材料层24配置于再布线多芯片AAQFN封装器件200中呈面阵排列的引脚21表面，引脚21的排列方式为平行排列，引脚21的横截面为矩形，在再布线多芯片AAQFN封装器件200中配置有绝缘填充材料22。引脚21的排列方式不限定为平行排列，可以为其他排列方式，引脚21的横截面形状不限定为矩形，可以为圆形。图2B为根据本实用新型的再布线多芯片AAQFN封装器件的正面示意图，为了清楚的显示再布线多芯片AAQFN封装器件200的内部结构，仅显示绝缘填充材料22、再布线层25和第一金属材料层23。可以看到，绝缘填充材料22配置于引脚21与引脚21之间，且配置于再布线层25的下方,第一金属材料层23选择性的配置于再布线层25上方。图3为沿图2B中的1-1剖面绘制的第一实施例。结合图2A和2B，参照图3，在本实施例中，再布线多芯片AAQFN封装器件200包括呈面阵排列的引脚21、绝缘填充材料22、第一金属材料层23、第二金属材料层24、再布线层25、塑封材料26、母IC芯片27、粘贴材料28、金属导线29和子IC芯片30。引脚21在再布线多芯片AAQFN封装器件200中呈面阵排列，其横截面形状呈矩形。绝缘填充材料22配置于引脚21与引脚21之间，且配置于再布线层25的下方，再布线层25以上的区域采用塑封材料26进行包覆密封。第一金属材料层23围绕母IC芯片27排列，并选择性的配置于再布线层25的表面。第二金属材料层24配置于引脚21的下表面。引脚21通过再布线层25实现与第一金属材料层23的连接。母IC芯片27通过粘贴材料28配置于再布线多芯片AAQFN封装器件200的中心位置，子IC芯片30通过粘贴材料28配置于母IC芯片27的上方，母IC芯片27通过金属导线29连接至第一金属材料层23，子IC芯片30通过金属导线29连接至第一金属材料层23。塑封材料26对再布线多芯片AAQFN封装器件200起到支撑与保护的作用。图4为沿图2B中的1-1剖面绘制的第二实施例。结合图2A和2B，参照图4，在本实施例中，再布线多芯片AAQFN封装器件200包括呈面阵排列的引脚21、绝缘填充材料22、第一金属材料层23、第二金属材料层24、再布线层25、塑封材料26、母IC芯片27、粘贴材料28、金属导线29、子IC芯片30和隔片材料31。引脚21在再布线多芯片AAQFN封装器件200中呈面阵排列，其横截面形状呈矩形。绝缘填充材料22配置于引脚21与引脚21之间，且配置于再布线层25的下方，再布线层25以上的区域采用塑封材料26进行包覆密封。第一金属材料层23围绕母IC芯片27排列，并选择性的配置于再布线层25的表面。第二金属材料层24配置于引脚21的下表面。引脚21通过再布线层25实现与第一金属材料层23的连接。母IC芯片27通过粘贴材料28配置于再布线多芯片AAQFN封装器件200的中心位置，隔片材料31配置于母IC芯片27的上方，子IC芯片30 配置于隔片材料31的上方，母IC芯片27通过金属导线29连接至第一金属材料层23，子IC芯片30通过金属导线29连接至第一金属材料层23。塑封材料26对再布线多芯片AAQFN封装器件200起到支撑与保护的作用。图5为沿图2B中的1-1剖面绘制的第三实施例。结合图2A和2B，参照图5，在本实施例中，再布线多芯片AAQFN封装器件200包括呈面阵排列的引脚21、绝缘填充材料22、第一金属材料层23、第二金属材料层24、再布线层25、塑封材料26、母IC芯片27、粘贴材料28、金属导线29和子IC芯片30和焊接材料32。引脚21在再布线多芯片AAQFN封装器件200中呈面阵排列，其横截面形状呈矩形。绝缘填充材料22配置于引脚21与引脚21之间，且配置于再布线层25的下方，再布线层25以上的区域采用塑封材料26进行包覆密封。第一金属材料层23围绕母IC芯片27排列，并选择性的配置于再布线层25的表面。第二金属材料层24配置于引脚21的下表面。引脚21通过再布线层25实现与第一金属材料层23的连接。母IC芯片27通过粘贴材料28配置于再布线多芯片AAQFN封装器件200的中心位置，子IC芯片30通过焊接材料32倒装配置于母IC芯片27的上方，母IC芯片27通过金属导线29连接至第一金属材料层23，子IC芯片30通过金属导线29连接至第一金属材料层23。塑封材料26对再布线多芯片AAQFN封装器件200起到支撑与保护的作用。对本实用新型的实施例的描述是出于有效说明和描述本实用新型的目的，并非用以限定本实用新型，任何所属本领域的技术人员应当理解:在不脱离本实用新型的实用新型构思和范围的条件下，可对上述实施例进行变化。故本实用新型并不限定于所披露的具体实施例，而是覆盖权利 要求所定义的本实用新型的实质和范围内的修改。
权利要求1.一种再布线多芯片AAQFN封装器件，其特征在于: 引脚在封装器件中呈面阵排列； 绝缘填充材料配置于引脚与引脚之间； 母IC芯片通过粘贴材料配置于封装器件的中心位置； 子IC芯片通过粘贴材料配置于母IC芯片的上方； 第一金属材料层围绕母IC芯片排列； 引脚通过再布线层实现与第一金属材料层的连接； 第二金属材料层配置于引脚的下表面； 母IC芯片通过金属导线连接至第一金属材料层； 子IC芯片通过金属导线连接至第一金属材料层； 塑封材料包覆密封上述母IC芯片、子IC芯片、粘贴材料、金属导线、第一金属材料层和再布线层，仅仅暴露出配置于引脚下表面的第二金属材料层。
2.一种再布线多芯片AAQFN封装器件，其特征在于: 引脚在封装器件中呈面阵排列； 绝缘填充材料配置于引脚与引脚之间； 母IC芯片通过粘贴材料配置于封装器件的中心位置； 隔片材料配置于母IC芯片的上方； 子IC芯片配置于隔片材料的上方； 第一金属材料层围绕母IC芯片排列； 引脚通过再布线层实现与第一金属材料层的连接； 第二金属材料层配置于引脚的下表面； 母IC芯片通过金属导线连接至第一金属材料层； 子IC芯片通过金属导线连接至第一金属材料层； 塑封材料包覆密封上述母IC芯片、子IC芯片、隔片材料、粘贴材料、金属导线、第一金属材料层和再布线层，仅仅暴露出配置于引脚下表面的第二金属材料层。
3.一种再布线多芯片AAQFN封装器件，其特征在于: 引脚在封装器件中呈面阵排列； 绝缘填充材料配置于引脚与引脚之间； 母IC芯片通过粘贴材料配置于封装器件的中心位置； 子IC芯片通过焊接材料倒装配置于母IC芯片的上方； 第一金属材料层围绕母IC芯片排列； 引脚通过再布线层实现与第一金属材料层的连接； 第二金属材料层配置于引脚的下表面； 母IC芯片通过金属导线连接至第一金属材料层； 塑封材料包覆密封上述母IC芯片、子IC芯片、焊接材料、粘贴材料、金属导线、第一金属材料层和再布线层，仅仅暴露出配置于引脚下表面的第二金属材料层。
专利摘要本实用新型公开了一种再布线多芯片AAQFN封装器件。制造形成的再布线多芯片AAQFN封装器件具有多个堆叠的IC芯片，其中母IC芯片通过粘贴材料配置于封装器件中心位置，子IC芯片可以通过粘贴材料、隔片材料或者焊接材料配置于母IC芯片上方，绝缘填充材料配置于引脚与引脚之间，母IC芯片通过金属导线连接至第一金属材料层，引脚通过再布线层实现与第一金属材料层的连接，第二金属材料层配置于引脚的下表面，引脚在封装器件中呈面阵排列，采用塑封材料进行包封。本实用新型达到突破传统QFN封装的低I/O数量、高封装成本的瓶颈和提高封装体的可靠性的目的。
文档编号H01L23/49GK203085511SQ201220699010
公开日2013年7月24日 申请日期2012年12月17日 优先权日2012年12月17日
发明者秦飞, 夏国峰, 安彤, 刘程艳, 武伟, 朱文辉 申请人:北京工业大学