专利名称：一种平面单排或矩阵式多载体ic芯片封装件的制作方法
技术领域：
本实用新型属于电子信息自动化元器件制造技术领域，涉及一种IC芯片封装件，特别涉及一种平面单排或矩阵式多载体IC芯片封装件。
背景技术：
MCM封装技术起源于20世纪90年代，MCM的实现使电子系统实现小型化、模块化和高可靠性提供了更有效的技术保障。为了满足不同客户的需要，华天科技股份有限公司研发出了单排、双排、多排矩阵式或多载体框架。常规的平面MCM (MCP)封装，引线框架上有I个或者2个载体，最多3个载体，每个载体上粘I个或2个芯片，芯片和芯片间、芯片与引线框架内引脚间通过打线连接。经过塑封、后固化、切筋、电镀、打印、成形分离入管、测试、包装，完成整个生产流程。常规的平面MCM (MCP)封装件内部的焊线较长，不仅频率特性较低，而且浪费焊线。
实用新型内容为了克服上述现有技术中存在的问题，本实用新型的目的是提供一种平面单排或矩阵式多载体IC芯片封装件，具有较短的内部焊线，降低成本，并具有较高的频率特性。为实现上述目的，本实用新型所采用的技术方案是:一种平面单排或矩阵式多载体IC芯片封装件，包括并排设置的两个引脚载体组，每个引脚载体组由至少四个并列设置的引脚载体组成，且一个引脚载体组中的多个引脚载体与另一个引脚载体组中的多个引脚载体形成一一对应；两个引脚载体组中相对应的引脚载体通过键合线相连接。当引脚载体组中引脚载体的数量为四个时，其中一个引脚载体组中的四个引脚载体上不粘接IC芯片，另一个引脚载体组中的四个引脚载体上均粘接有一块IC芯片，一块IC芯片通过一根第一键合线与相对应的一个引脚载体相连接；或者，当引脚载体组中引脚载体的数量为四个时，所有的引脚载体上均粘接有一块IC芯片，两个引脚载体组中相对应设置的引脚载体的IC芯片通过第一键合线相连接。当引脚载体组中引脚载体的数量为八个时，所有的引脚载体上均粘接有一块IC芯片，两个引脚载体组中相对应设置的引脚载体的IC芯片通过第一键合线相连接。当引脚载体组中引脚载体的数量为八个时，所有的引脚载体上均粘接有第一 IC芯片和第二 IC芯片，两个引脚载体组中相对应设置的两个引脚载体中的一个引脚载体上的第一 IC芯片通过第二键合线与另一个引脚载体上的第二 IC芯片相连接，且该两根第二键合线不相交。本实用新型封装件中通过键合线连接相对应设置的两个引脚载体上的IC芯片焊盘，键合线通过焊盘、IC芯片内部结构和IC芯片下面的导电胶与引脚载体及外引脚相连，包括内引脚构成了电路的电源和信号通道。该封装件内部焊线较短，有利于节约焊线成本，提高频率特性；适用于二极管阵列、稳压电源和大功率电源封装；特别是大功率电源的封装，应用范围广阔。
图1是本实用新型封装件中4芯片封装件的示意图。图2是图1的俯视图。图3是本实用新型封装件中8芯片封装件的示意图。图4是图3的俯视图。图5是本实用新型封装件中16芯片封装件的示意图。图6是本实用新型封装件中32芯片封装件的示意图。图7是图6的俯视图。图中:1.引脚载体，2.第一键合线,3.第一 IC芯片,4.塑封体,5.第二 IC芯片，
6.第二键合线。
具体实施方式
以下结合附图和具体实施方式
对本实用新型进行详细说明。实用新型平面单排或多排矩阵式多载体IC芯片封装件有4芯片封装件、8芯片封装件、16芯片封装件、32芯片封装件及更多IC芯片封装件等。各种形式封装件的引线框架的每个内引脚上有I个引脚载体，并且形成上下对应的引脚载体，既可以是8个，也可以是16个，或者更多。既有单排，又有多排矩阵式。如图1和图2所示，本实用新型矩阵式多载体IC芯片封装件中4芯片封装件，包括并排设置的两个引脚载体组，每个引脚载体组均由四个并列的引脚载体I组成，一个引脚载体组中的四个引脚载体I与另一个引脚载体组中的四个引脚载体I形成一一对应；其中一个引脚载体组中的四个引脚载体I上分别粘接有一块第一 IC芯片3, —块第一 IC芯片3通过一根第一键合线2与和该第一 IC芯片3所在的引脚载体I相对应的另一个引脚载体I相连接，第一 IC芯片3通过导电胶与引脚载体I粘接；两个引脚载体组上固封有塑封体4。所有的引脚载体1、所有的导电胶、所有的第一 IC芯片3、所有的第一键合线2、内引脚和外引脚构成了电路的电源和信号通道。塑封体4包围了引脚载体1、第一 IC芯片3、第一键合线2、内引脚,加上外露的外引脚构成了电路的整体,并对第一 IC芯片3、第一键合线2和引脚载体I起到了保护和支撑作用。两个引脚载体组中相对应设置的两个引脚载体I上的内引脚位于180°方向。如图3和图4所示，本实用新型矩阵式多载体IC芯片封装件中8芯片封装件，其结构与4芯片封装件的结构基本相同，两者之间的区别在于:8芯片封装件的两个引脚载体组中的所有引脚载体I上均粘接有第一 IC芯片3，两个引脚载体组中相对应设置的两个引脚载体I上的第一 IC芯片3通过第一键合线2相连接。本实用新型矩阵式多载体IC芯片封装件中16芯片封装件，如图5所示，包括并排设置的两个引脚载体组，每个引脚载体组均由八个并列的引脚载体I组成，一个引脚载体组中的八个引脚载体I与另一个引脚载体组中的八个引脚载体I形成一一对应；所有的引脚载体I上分别粘接有一块第一 IC芯片3，两个引脚载体组中相对应设置的两块引脚载体I上粘接的第一 IC芯片3通过第一键合线2相连接，第一 IC芯片3通过导电胶与引脚载体I粘接；两个引脚载体组上固封有塑封体4。所有的引脚载体1、所有的导电胶、所有的第一IC芯片3、所有的第一键合线2、内引脚和外引脚构成了电路的电源和信号通道。塑封体4包围了引脚载体1、第一 IC芯片3、第一键合线2、内引脚，加上外露的外引脚构成了电路的整体，并对第一 IC芯片3、第一键合线2和引脚载体I起到了保护和支撑作用。如图6和图7所示，本实用新型矩阵式多载体IC芯片封装件中32芯片封装件，其结构与16芯片封装件的结构基本相同，两者之间的区别在于:32芯片封装件中的每个引脚载体I上均分别粘接有第一 IC芯片3和第二 IC芯片5,同一个引脚载体I上的第一 IC芯片3和第二 IC芯片5分别独立设置，第一 IC芯片3和第二 IC芯片5均分别通过导电胶与引脚载体I粘接；两个引脚载体组中相对应设置的两个引脚载体I上IC芯片的连接方式为:一个引脚载体上的第一 IC芯片3通过第二键合线6与另一个引脚载体I上的第二 IC芯片5相连接；使得相对应设置的两个引脚载体I上的四块IC芯片通过两根互不相交的第二键合线6分别相连接。两个引脚载体组上固封有塑封体4。所有的引脚载体1、所有的导电胶、所有的IC芯片、所有的第二键合线6、内引脚和外引脚构成了电路的电源和信号通道。塑封体4包围了引脚载体1、第一 IC芯片3、第二 IC芯片5、第二键合线6、内引脚,力口上外露的外引脚构成了电路的整体，并对第一 IC芯片3、第二 IC芯片5、第二键合线6和引脚载体I起到了保护和支撑作用。更多数量芯片封装件，根据需要成对增加引脚载体I的数量，然后在每个引脚载体I粘接数量相同的IC芯片，该IC芯片的数量为一块或两块。当引脚载体I上粘接一块IC芯片时，按照16芯片封装件的形式焊线；当引脚载体I上粘接两块IC芯片时，按照32芯片封装件的形式焊线。本实用新型封装件中IC芯片上的焊盘通过键合线与相对引脚载体上的不同IC芯片焊盘相连，键合线通过焊盘、IC芯片内部结构和IC芯片下面的导电胶与引脚载体及外引脚相连，包括内引脚构成了电路的电源和信号通道。该封装件内部焊线较短，有利于节约焊线成本，提高频率特性。根据需要还可以进行更多芯片的封装，如LED表贴电源等。本实用新型封装件中引脚载体I上只有一块IC芯片的生产流程:减薄-划片-上芯-键合-塑封-后固化-切中筋_电镀_打印-成形分尚-检验_测试_包装_入库。本实用新型封装件中引脚载体I上有两块IC芯片的生产流程:减薄-划片_上芯_ 二次上芯_键合_塑封_电锻_打印-成形分尚-检验_后固化-切中筋-测试-包装-入库。上述两种生产流程中的减薄、划片、塑封、后固化、切中筋、电镀、打印、成形分离、检验、测试、包装、入库工艺同一般SOP (DIP)封装工艺。本实用新型封装件的生产工艺具体按以下步骤进行:步骤1:减薄、划片根据封装需要，确定减薄厚度，由于是多芯片平面封装，一般芯片较小，芯片厚度为250 ±30 μ m,减薄后芯片的粗糖度Ra为0.1lmm 0.16mm。对于6"晶圆减薄贴膜选用6"晶圆用手动粘片机，减薄时采用VG502MK II 813减薄机，划片用DAD3340划片机。对于8" 12"晶圆:贴片机用3000 III /RM/MT10贴片机，减薄PG300RM减薄机，测厚仪:DH151/TSK。8" 12"晶圆划片:A-WD_300TXB划片机。步骤2:上芯对于单芯片封装件本封装件中使用的芯片的外形尺寸一般小于1mm，因此对上芯点胶要求较高，点胶头要小出胶量不能太多并且选择小孔吸嘴，采用专用8L/16L等引线框架，选用溢出量小、粘度大、挥发性小的导电胶，首先在每个引脚上点导电胶，然后将芯片吸附后，放置到引脚上，粘W—条，自动推到弹夹中；对于双芯片封装件采用专用8L/16L等引线框架，选用溢出量小、粘度大、挥发性小的导电胶，首先在每个引脚上点导电胶， 然后将尺寸较小的芯片吸附后，放置到引脚上，粘满一条，自动推到弹夹中；全部尺寸较小的芯片上完芯后，再在已上好尺寸较小的芯片的引线框架上点导电胶，进行尺寸较大大芯片的二次上芯，上芯方法同前述尺寸较小的芯片上芯。二次上芯后一次采用防离层烘烤工艺。对于同一芯片上芯，上芯工艺同普通的SOP上芯。步骤3:压焊在常规S0P/DIP封装压焊机上，根据压焊图进行金丝(或铜丝)球焊，本方法焊线短，既节约材料，又不会产生交丝，有利于提高产品的高频特性；压焊过程中要注意及时清理丝头，防止造成产品短路。步骤4:塑封根据引线框架的规格(双排、5排…)，采用同类型S0P/DIP的MGP塑封模及材料，参照同类产品工艺进行，并根据情况调整工艺，满足产品检验要求，即满足冲线率和无离层、无空洞缺陷的要求；塑封后固化与同封装形式的S0P/DIP工艺一样。步骤5:切筋本封装件的切筋同S0P/DIP同一封装形式的切筋工艺。步骤6:电镀本封装件的电镀同S0P/DIP同一封装形式的电镀工艺。步骤7:打印该封装件的打印同S0P/DIP同一封装形式的电镀工艺。步骤8:成型分离该封装件的成型分离同S0P/DIP同一封装形式的成型分离入管工艺。虽然结合优选实施例已经示出并描述了本实用新型，本领域技术人员可以理解，在不违背所附权利要求限定的本实用新型的精神和范围的前提下，可以进行修改和变换。
权利要求1.一种平面单排或矩阵式多载体IC芯片封装件，包括并排设置的两个引脚载体组，其特征在于，每个引脚载体组由至少四个并列设置的引脚载体(I)组成，且一个引脚载体组中的多个引脚载体(I)与另一个引脚载体组中的多个引脚载体(I)形成一一对应；两个引脚载体组中相对应的引脚载体(I)通过键合线相连接。
2.按照权利要求1所述的平面单排或矩阵式多载体IC芯片封装件，其特征在于，当引脚载体组中引脚载体(I)的数量为四个时，其中一个引脚载体组中的四个引脚载体(I)上不粘接IC芯片，另一个引脚载体组中的四个引脚载体(I)上均粘接有一块IC芯片，一块IC芯片通过一根第一键合线(2)与相对应的一个引脚载体(I)相连接；或者，当引脚载体组中引脚载体(I)的数量为四个时，所有的引脚载体(I)上均粘接有一块IC芯片，两个引脚载体组中相对应设置的引脚载体(I)的IC芯片通过第一键合线(2)相连接。
3.按照权利要求1所述的平面单排或矩阵式多载体IC芯片封装件，其特征在于，当引脚载体组中引脚载体(I)的数量为八个时，所有的引脚载体(I)上均粘接有一块IC芯片，两个引脚载体组中相对应设置的引脚载体(I)的IC芯片通过第一键合线(2)相连接。
4.按照权利要求1所述的平面单排或矩阵式多载体IC芯片封装件，其特征在于，当引脚载体组中引脚载体(I)的数量为八个时，所有的引脚载体(I)上均粘接有第一 IC芯片(3)和第二 IC芯片(5)，两个引脚载体组中相对应设置的两个引脚载体(I)中的一个引脚载体(I)上的第一 IC芯片(3)通过第二键合线(6)与另一个引脚载体(I)上的第二 IC芯片(5)相连接，且该两根第二键合线(6)不相交。
专利摘要本实用新型提供了一种平面单排或矩阵式多载体IC芯片封装件，包括并排设置的两个引脚载体组，每个引脚载体组至少由四个并列设置的引脚载体组成，且一个引脚载体组中的多个引脚载体与另一个引脚载体组中的多个引脚载体形成一一对应；两个引脚载体组中相对应的引脚载体通过键合线相连接。本封装件内部焊线较短，有利于节约焊线成本，提高频率特性；适用于二极管阵列、稳压电源和大功率电源封装；特别是大功率电源的封装，应用范围广阔。
文档编号H01L23/31GK203026501SQ20122073748
公开日2013年6月26日 申请日期2012年12月28日 优先权日2012年12月28日
发明者慕蔚, 李习周, 郭小伟 申请人:天水华天科技股份有限公司