发光二极管芯片的制作方法
【专利摘要】本发明揭露一种发光二极管芯片，包含一基板、一N型半导体层、一发光层、一P型半导体层、一N型电极层以及一P型电极层。N型半导体层是设置于基板上。发光层是设置于N型半导体层上。P型半导体层是设置于发光层上。N型电极层是设置于N型半导体层上。P型电极层是设置于P型半导体层上，且P型电极层包含多个封闭回路图案，这些封闭回路图案分别环绕着部分N型电极层。
【专利说明】发光二极管芯片
【技术领域】
[0001]本发明是有关于一种发光装置，且特别是有关于一种发光二极管芯片。
【背景技术】
[0002]基于环保与节能的趋势，具有低耗电、高效率等优势的发光二极管(LightEmitting Diode, LED)已逐渐取代传统的鹤丝灯泡等高耗电的光源。
[0003]目前常见的发光二极管芯片是在一基板上设置一磊晶堆叠结构，此磊晶堆叠结构是由一 N型半导体层、一发光层及一 P型半导体层依序层叠而成。N型半导体层上方设有N型电极，而P型半导体层上方设有P型电极。当N型电极与P型电极通电时，可驱使N型半导体层及P型半导体层的电子空穴于发光层中结合，而电子空穴结合后所释放的能量则会以光的形式释出。
[0004]现有发光二极管的N型电极及P型电极通常为两个圆点状的导电图案，其分别配置于发光二极管芯片顶面上的两个对角，以电性连接导线。然而，倘若将这样的电极配置方式用于较大尺寸的发光二极管芯片时，容易造成对角线以外的其他区域的电流不足，使得电流分布不均，进而造成热能集中、发光区域不均勻等问题。此外，电流分布的不均勻亦会造成发光二极管芯片的电压极限(又可称正向电压Vf)的上升，导致需要更大的电压来驱动发光二极管芯片发光，而降低能量的转换效率。
【发明内容】
[0005]有鉴于此,本发明的一技术方案是在提供一种发光二极管芯片，其目的是在于帮助电流及发光区域分布得更为均匀，并减少热能集中、电压极限上升的现象。
[0006]为了达到上述目的,依据本发明的一实施方式,一种发光二极管芯片包含一基板、一 N型半导体层、一发光层、一 P型半导体层、一 N型电极层以及一 P型电极层。N型半导体层是设置于基板上。发光层是设置于N型半导体层上。P型半导体层是设置于发光层上。N型电极层是设置于N型半导体层上。P型电极层是设置于P型半导体层上，且P型电极层包含多个封闭回路图案，这些封闭回路图案分别环绕着部分N型电极层。
[0007]于本发明的一或多个实施方式中，封闭回路图案是彼此相邻成一列，且N型电极层包含多个N型电极图案，分别被封闭回路图案所环绕。
[0008]于本发明的一或多个实施方式中，部分N型电极图案包含一 N型打线区域，部分封闭回路图案包含一 P型打线区域，而P型打线区域是位于封闭回路图案上与N型打线区域
距离最远的一第一角落。
[0009]于本发明的一或多个实施方式中，封闭回路图案上与N型打线区域距离最近的一第二角落为第一角落的对角。
[0010]于本发明的一或多个实施方式中，N型电极层还包含一电极连接图案，连接N型电极图案。
[0011]于本发明的一或多个实施方式中，部分封闭回路图案是跨过电极连接图案的上方。
[0012]本发明的一或多个实施方式中，发光二极管芯片还包含至少一绝缘层，设置于电极连接图案与封闭回路图案之间。
[0013]于本发明的一或多个实施方式中，绝缘层的材料为透光氧化物。
[0014]于本发明的一或多个实施方式中，N型电极图案呈条状且相互平行。
[0015]于本发明的一或多个实施方式中，N型电极图案与电极连接图案组合呈U形。
[0016]于本发明的一或多个实施方式中，N型电极图案呈U形。
[0017]于本发明的一或多个实施方式中，封闭回路图案各包含一 P型延伸电极，其是由封闭回路图案的边缘垂直延伸入U形开口中。
[0018]于本发明的一或多个实施方式中，封闭回路图案呈矩形。
[0019]于本发明的一或多个实施方式中，封闭回路图案是以二维阵列的形式排列。
[0020]于本发明的一或多个实施方式中，任一封闭回路图案的相邻两侧均邻接着其他封闭回路图案。
[0021]于本发明的一或多个实施方式中，N型电极层包含多个N型电极图案,其中该些N型电极图案彼此相交，且其相交处是位于相邻四个该些封闭回路图案的交接处下方。
[0022]于本发明的一或多个实施方式中，N型电极图案各包含一 N型打线区域，被部分的封闭回路图案所环绕，而另一部分的封闭回路图案各包含一 P型打线区域。此P型打线区域是位于封闭回路图案上与N型打线区域距离最远的一第一角落。
[0023]于本发明的一或多个实施方式中，发光二极管芯片还包含一绝缘层，设置于N型电极图案的交接处与其上方的封闭回路图案之间。于本发明的一或多个实施方式中，绝缘层的材料为透光氧化物。
[0024]于本发明的一或多个实施方式中，N型电极图案呈条状。于本发明的一或多个实施方式中，N型电极图案相互垂直。
[0025]于上述实施方式中，由于P型半导体层的每个封闭回路图案均围绕着部分N型电极层，故P型电极层与N型电极层之间的距离会比传统位于对角的N型电极层与P型电极层更近，从而帮助电流分布得更均匀，以使得发光二极管芯片的发光区域更为均匀，并减少热能集中及电压极限上升的现象。
[0026]以上所述仅是用以阐述本发明所欲解决的问题、解决问题的技术手段、及其产生的功效等等，本发明的具体细节将在下文的实施方式及相关附图中详细介绍。
【专利附图】
【附图说明】
[0027]为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图的说明如下:
[0028]图1绘示依据本发明的第一实施方式的发光二极管芯片的俯视图；
[0029]图2绘示图1的发光二极管芯片沿着A-A’线的剖面图；
[0030]图3绘示依据本发明第二实施方式的俯视图；
[0031]图4绘示图3的发光二极管芯片沿着B-B’线的剖面图；
[0032]图5绘示依据本发明的第三实施方式的发光二极管芯片的俯视图；
[0033]图6绘示图5的发光二极管芯片沿着C-C’线的剖面图；[0034]图7绘示依据本发明的第四实施方式的俯视图；
[0035]图8绘示依据本发明的第五实施方式的发光二极管芯片的俯视图；
[0036]图9绘示图8的发光二极管芯片沿着D-D’线的剖面图。
[0037]【主要元件符号说明】
[0038]10:基板
[0039]20:N型半导体层
[0040]30，31，32，34:发光层
[0041]40,41,42,44:P 型半导体层
[0042]50，51，52，53，54:N 型电极层
[0043]500，510，520，530，540:N 型电极图案
[0044]502，512，522，532，542a, 542b:N 型打线区域
[0045]504, 514，524，534，544:条状电极图案
[0046]516，526:电极连接图案
[0047]528:N型延伸电极
[0048]531:U 形开口
`[0049]60，61，62，63，64:P 型电极层
[0050]600, 610, 620, 630, 640:封闭回路图案
[0051]602，612，622，632，642a, 642b:P 型打线区域
[0052]604, 614, 634, 644a, 644b:第一角落
[0053]606, 616, 636, 646a, 646b:第二角落
[0054]638:P型延伸电极
[0055]81，82，84:绝缘层
【具体实施方式】
[0056]以下将以附图揭露本发明的多个实施方式，为明确说明起见，许多实务上的细节将在以下叙述中一并说明。然而，熟悉本领域的技术人员应当了解到，在本发明部分实施方式中，这些实务上的细节并非必要的，因此不应用以限制本发明。此外，为简化附图起见，一些已知惯用的结构与元件在附图中将以简单示意的方式绘示。
[0057]第一实施方式
[0058]图1绘示依据本发明的第一实施方式的发光二极管芯片的俯视图。图2绘示图1的发光二极管芯片沿着A-A’线的剖面图。如图1及图2所示，本实施方式的发光二极管芯片可包含一基板10、一 N型半导体层20、一发光层30、一 P型半导体层40、一 N型电极层50以及一 P型电极层60。N型半导体层20是设置于基板10上。发光层30是设置于N型半导体层20上。P型半导体层40是设置于发光层30上。N型电极层50是设置于N型半导体层20上。P型电极层60是设置于P型半导体层40上，且P型电极层60包含多个封闭回路图案600，这些封闭回路图案600分别环绕着部分N型电极层50。
[0059]于本实施方式中，多个封闭回路图案600是彼此相邻成一列，N型电极层50包含多个N型电极图案500，分别被封闭回路图案600所环绕。具体来说，封闭回路图案600可为矩形图案且呈封闭的回圈状，这些矩形图案是依序邻接成列，且在每个封闭回路图案600中可环绕一个N型电极图案500。
[0060]由于P型电极层60及N型电极层50分别具有多个封闭回路图案600及多个N型电极图案500，且每一个封闭回路图案600均环绕着一个N型电极图案500，故即使发光二极管芯片的尺寸较大，N型电极图案500与封闭回路图案600之间的距离亦不致于过大，故可使发光二极管芯片的各个区域的电流均匀分布，而不致于集中于特定区域，从而以减少热能集中的现象，以助降低发光二极管芯片的电压极限，并使得发光二极管芯片的发光区域更为均匀。
[0061]于本实施方式中，N型电极图案500可包含一 N型打线区域502，而封闭回路图案600包含一 P型打线区域602。P型打线区域602是位于封闭回路图案600上与N型打线区域502距离最远的一第一角落604。进一步来说，N型打线区域502是位于N型电极图案500的一端，且最接近封闭回路图案600上的一第二角落606，其是封闭回路图案600上与N型打线区域502距离最近的转角处。由于第二角落606为第一角落604的对角，因此，在封闭回路图案600所包围的区域内，N型打线区域502与P型打线区域602是大致上位于封闭回路图案600的两个对角，故可避免电流过度集中于封闭回路图案600中的特定区域。换句话说，封闭回路图案600的第一角落604上具有P型打线区域602，而封闭回路图案600的第二角落606旁具有N型打线区域502，由于第一角落604与第二角落606互为对角，故可使电流均匀分布于封闭回路图案600中的任意位置，而不会仅局限于特定区域。
[0062]于本实施方式中，N型打线区域502与P型打线区域602均是用以电性连接外部导线(例如:金线，未示于图中)。换句话说，外部导线的端部可直接设置在N型打线区域502及P型打线区域602上。于部分实施方式中，N型打线区域502与P型打线区域602的形状可为圆形或椭圆形的导电图案，但不以此为限。
[0063]于本实施方式中，N型电极图案500可呈条状且相互平行，且不同的N型电极图案500彼此互相分离且位于不同的封闭回路图案600中。具体来说,N型电极图案500可进一步包含一条状电极图案504，其是由N型打线区域502平行封闭回路图案600的长边所延伸。不同的N型电极图案500的条状电极图案504是互相平行。
[0064]于本实施方式中，N型电极层50及P型电极层60可由金属或铟锡氧化物(ITO)所形成，但不以此为限。于本实施方式中，N型半导体层20可由掺杂有N型杂质的氮化物半导体所构成，例如:N型氮化镓(n-GaN)，其可在纯的氮化镓晶体中掺杂四族元素杂质(如:硅)所形成。于本实施方式中，P型半导体层40可由掺杂有P型杂质的氮化物半导体所构成，例如:P型氮化镓(P-GaN)，其可在纯的氮化镓晶体中掺杂二 A族元素杂质(如:镁)而形成。于本实施方式中，发光层30内可包含多个量子井(quantum well)结构，以帮助N型半导体层20及P型半导体层40所提供的电子及空穴结合。
[0065]第二实施方式
[0066]图3绘示依据本发明第二实施方式的俯视图。图4绘示图3的发光二极管芯片沿着B-B’线的剖面图。如图3及图4所示，本实施方式与第一实施方式的主要差异在于:本实施方式的N型电极层51可进一步包含一电极连接图案516，其是连接于两个N型电极图案510之间。
[0067]具体来说，N型电极图案510具有N型打线区域512于其端部，而电极连接图案516是连接于两个N型打线区域512之间。每个N型电极图案510均具有条状电极图案514且彼此平行，而电极连接图案516与其两端所连接的N型电极图案510可共同组合呈U形。换句话说，电极连接图案516的长度方向与条状电极图案514的长度方向大致上垂直。
[0068]由于P型电极层61及N型电极层51分别具有多个封闭回路图案610及多个N型电极图案510，且每一个封闭回路图案610均环绕着一个N型电极图案510，故即使发光二极管芯片的尺寸较大，N型电极图案510与封闭回路图案610之间的距离亦不致于过大，故可使发光二极管芯片的各个区域的电流均匀分布，而不致于集中于特定区域，从而以减少热能集中的现象，降低发光二极管芯片的电压极限，并使得发光二极管芯片的发光区域更为均匀。
[0069]于本实施方式中，P型打线区域612是位于封闭回路图案610上与N型打线区域512距离最远的一第一角落614,且封闭回路图案610上具有一第二角落616,其是封闭回路图案610上与N型打线区域512距离最近的转角处。由于第二角落616为第一角落614的对角，因此，N型打线区域512与P型打线区域612大致上位于封闭回路图案610的两个对角，故可使电流分布得更为均匀。
[0070]于本实施方式中，部分封闭回路图案610是跨过电极连接图案516的上方。于本实施方式中，发光二极管芯片可进一步包含至少一绝缘层81 (请参图4)，其是设置于电极连接图案516与封闭回路图案610之间，以避免电极连接图案516与封闭回路图案610互相接触。换句话说，封闭回路图案610是设置于绝缘层81的上方，而电极连接图案516是设置于绝缘层81的下方，故电极连接图案516与封闭回路图案610会被绝缘层81所分隔而电性绝缘。
[0071]于部分实施方式中，绝缘层81的顶面高度与P型半导体层41的顶面高度可为相等，以利位于绝缘层81上的部分封闭回路图案610与位于P型半导体层41上的部分封闭回路图案610均设置于等高的平面上。于部分实施方式中，电极连接图案516与发光层31的顶面高度可为相等，以利绝缘层81与P型半导体层41设置于等高的平面上。于部分实施方式中，绝缘层81可由透光氧化物所形成，举例而言，透光氧化物可为二氧化硅(SiO2),但不以此为限。
[0072]于本实施方式中，电极连接图案516与N型电极图案510的材料可相同，两者均可由金属或ITO所形成，但其材料并不以此为限。于本实施方式中，N型半导体层20可由掺杂有N型杂质的氮化物半导体所构成，例如:N型氮化镓(n-GaN)，其可在纯的氮化镓晶体中掺杂四族元素杂质(如:硅)所形成。于本实施方式中，P型半导体层41可由掺杂有P型杂质的氮化物半导体所构成，例如:P型氮化镓(P-GaN)，其可在纯的氮化镓晶体中掺杂二 A族元素杂质(如:镁)而形成。于本实施方式中，发光层31内可包含多个量子井(quantumwell)结构，以帮助N型半导体层20及P型半导体层41所提供的电子及空穴结合。
[0073]第三实施方式
[0074]图5绘示依据本发明的第三实施方式的发光二极管芯片的俯视图。图6绘示图5的发光二极管芯片沿着C-C’线的剖面图。如图5及图6所示，本实施方式与第二实施方式的主要差异在于:本实施方式的封闭回路图案620的数量为三个，且彼此相邻成一列。此外，N型打线区域522是位于上下两个封闭回路图620中，而在中间的封闭回路图案620中，电极连接图案526可进一步延伸出一 N型延伸电极528。
[0075]应了解到，于本实施方式中，封闭回路图案620是绘示为三个，惟实际上，P型电极层62亦可包含三个以上的封闭回路图案620(例如:四个、五个、六个…或N个封闭回路图案620，N为大于3的自然数)。每个封闭回路图案620均环绕有N型延伸电极528或条状电极图案524。封闭回路图案620的数量可视制造者需求而定(例如根据发光二极管芯片的尺寸)，通过封闭回路图案620的增加，可使发光二极管芯片的各个区域的电流分布得更为均匀。
[0076]于本实施方式中，条状电极图案524是由N型打线区域522朝向P型打线区域622所延伸。另外，N型延伸电极528是大致上平行于条状电极图案524，且两者均大致上垂直于电极连接图案526，以共同呈一梳状结构。
[0077]于本实施方式中，发光二极管芯片的绝缘层82(请参图6)是设置于电极连接图案526与封闭回路图案620之间，以避免电极连接图案526与封闭回路图案620互相接触。换句话说，跨过电极连接图案526的封闭回路图案620均是设置于绝缘层82的上方，而电极连接图案526是设置于绝缘层82的下方，故电极连接图案526与封闭回路图案620会被绝缘层82所分隔而电性绝缘。
[0078]于部分实施方式中，绝缘层82的顶面高度与P型半导体层42的顶面高度可为相等，以利位于绝缘层82上的部分封闭回路图案620与位于P型半导体层42上的部分封闭回路图案620可设置于等高的平面上。于部分实施方式中，电极连接图案526与发光层32的顶面高度可为相等，以利绝缘层82与P型半导体层42可设置于等高的平面上。于部分实施方式中，绝缘层82可由透光氧化物所形成，举例而言，透光氧化物可为二氧化硅(SiO2),但不以此为限。
[0079]于本实施方式中，电极连接图案526、N型延伸电极528与N型电极图案520的材料可相同，例如，三者的材料均可为金属或ΙΤ0，但不以此为限。于本实施方式中，N型半导体层20可由掺杂有N型杂质的氮化物半导体所构成，例如:N型氮化镓(n-GaN)，其可在纯的氮化镓晶体中掺杂四族元素杂质(如:硅)所形成。于本实施方式中，P型半导体层42可由掺杂有P型杂质的氮化物半导体所构成，例如:P型氮化镓(P-GaN)，其可在纯的氮化镓晶体中掺杂二 A族元素杂质(如:镁)而形成。于本实施方式中，发光层32内可包含多个量子井(quantum well)结构，以帮助N型半导体层20及P型半导体层42所提供的电子及空穴结合。
[0080]第四实施方式
[0081]图7绘示依据本发明的第四实施方式的俯视图。如图所示，本实施方式与前述实施方式的主要差异在于:本实施方式的N型电极图案530呈U形。具体来说，N型电极层53的N型电极图案530可进一步包含U形开口 531，P型电极层63的封闭回路图案630可进一步包含一 P型延伸电极638。P型延伸电极638是由封闭回路图案630的边缘延伸入N型电极图案530的U形开口 531中。
[0082]由于P型延伸电极638是延伸入N型电极图案530的U形开口 531中，故可缩短P型延伸电极638与N型电极图案530之间的距离，从而帮助发光二极管芯片电流分布得更为均匀。
[0083]于部分实施方式中，P型延伸电极638是由封闭回路图案630的边缘垂直地延伸入U形开口 531中。换句话说， P型延伸电极638的延伸方向是平行于N型电极图案530的条状电极图案534的长度方向。[0084]于本实施方式中，P型打线区域632是位于封闭回路图案630上与N型打线区域532距离最远的一第一角落634,且封闭回路图案630上具有一第二角落636,其是封闭回路图案630上与N型打线区域532距离最近的转角处。由于第二角落636为第一角落634的对角。由于N型打线区域532与P型打线区域632大致上位于封闭回路图案630的两个对角，故可使封闭回路图案630内的电流分布更为均匀。
[0085]第五实施方式
[0086]图8绘示依据本发明的第五实施方式的发光二极管芯片的俯视图。图9绘示图8的发光二极管芯片沿着D-D’线的剖面图。如图8及图9所示，本实施方式与前述实施方式的主要差异在于:封闭回路图案640是以二维阵列的形式排列，而非仅排成单独一列。具体来说，任一封闭回路图案640的相邻两侧均邻接着其他封闭回路图案640，故整体可形成至少为2x2的阵列形式。
[0087]于本实施方式中，N型电极层54所包含的N型电极图案540彼此相交，且这些N型电极图案540的相交处是位于相邻四个封闭回路图案640的交接处下方。具体来说，两个不同的N型电极图案540的条状电极图案544的长度方向不平行，且这些条状电极图案544会交叉于封闭回路图案640的交接处，藉此，每个封闭回路图案640均可环绕部分条状电极图案544，从而帮助发光二极管芯片的电流分布更为均匀。
[0088]如图所示，一 N型电极图案540是由图中左上方的封闭回路图案640延伸至右下方的封闭回路图案640，而另一N型电极图案540则是由图中左下方的封闭回路图案640延伸至右上方的封闭回路图案640，以使发光二极管芯片的电流分布更为均匀。
[0089]于本实施方式中，图中左上方的封闭回路图案640可环绕一 N型电极图案540的N型打线区域542a，其中N型打线区域542a是靠近左上方的封闭回路图案640的第二角落646a。图中右下方的封闭回路图案640可包含P型打线区域642b，其是位于右下方的封闭回路图案640的第一角落644b。第一角落644b与第二角落646a是位于此2X2阵列中的两对角处，换句话说，N型打线区域542a与P型打线区域642b是大致上位于此2X2阵列的两对角处，以避免两者的距离过近而影响电流分布的均匀性。相似地，图中左下方的封闭回路图案640可环绕另一 N型电极图案540的N型打线区域542b，其中N型打线区域542b是靠近左下方的封闭回路图案640的第二角落646b。图中右上方的封闭回路图案640可包含P型打线区域642a，其是位于右上方的封闭回路图案640的第一角落644a。第一角落644a与第二角落646b是位于此2 X 2阵列中的另外两对角处，换句话说，N型打线区域542b与P型打线区域642a是大致上位于此2X2阵列的另外两对角处，以避免两者的距离过近而影响电流分布的均匀性。
[0090]于本实施方式中，如图9所示，发光二极管芯片的绝缘层84是设置于N型电极图案540的交接处与其上方的封闭回路图案640之间，以避免N型电极图案540与封闭回路图案640互相接触。换句话说，封闭回路图案640是跨过N型电极图案540且设置于绝缘层84的上方,而N型电极图案540是设置于绝缘层84的下方,故N型电极图案540与封闭回路图案640可被绝缘层84所分隔而电性绝缘。于部分实施方式中，绝缘层84可由透光氧化物所形成，举例而言，透光氧化物可为二氧化硅(SiO2)，但不以此为限。
[0091]于部分实施方式中，N型电极图案540可相互垂直。具体来说，两个不同N型电极图案540的条状电极图案544可相互垂直，亦即，两者的夹角可为90度。[0092]于本实施方式中，N型半导体层20可由掺杂有N型杂质的氮化物半导体所构成，例如:N型氮化镓(n-GaN)，其可在纯的氮化镓晶体中掺杂四族元素杂质(如:硅)所形成。于本实施方式中，P型半导体层44可由掺杂有P型杂质的氮化物半导体所构成,例如:P型氮化镓(P-GaN)，其可在纯的氮化镓晶体中掺杂二 A族元素杂质(如:镁)而形成。于本实施方式中，发光层34内可包含多个量子井(quantum well)结构，以帮助N型半导体层20及P型半导体层44所提供的电子及空穴结合。
[0093]应了解到，本说明书全文中关于第一特征设置于第二特征的上方或是第二特征上的叙述，应包含了第一特征与第二特征两者是直接接触，以及第一特征与第二特征之间具有额外特征而使第一特征与第二特征并非直接接触形成等实施方式。举例来说，N型半导体层20设置于基板10上除了代表N型半导体层20与基板10直接接触，亦不排除在N型半导体层20与基板10之间还存在其他元件的实施方式。
[0094]虽然本发明已以实施方式揭露如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视所附的权利要求书所界定的范围为准。
【权利要求】
1.一种发光二极管芯片，其特征在于，包含: 一基板； 一 N型半导体层，设置于该基板上； 一发光层，设置于该N型半导体层上； 一 P型半导体层，设置于该发光层上； 一 N型电极层，设置于该N型半导体层上；以及 一 P型电极层，设置于该P型半导体层上，该P型电极层包含多个封闭回路图案，该些封闭回路图案分别环绕着部分该N型电极层。
2.根据权利要求1所述的发光二极管芯片，其特征在于，该些封闭回路图案是彼此相邻成一列，该N型电极层包含多个N型电极图案，分别被该些封闭回路图案所环绕。
3.根据权利要求2所述的发光二极管芯片，其特征在于，部分该些N型电极图案包含一N型打线区域，部分该些封闭回路图案包含一 P型打线区域，而该P型打线区域是位于该封闭回路图案上与该N型打线区域距离最远的一第一角落。
4.根据权利要求3所述的发光二极管芯片，其特征在于，该封闭回路图案上与该N型打线区域距离最近的一第二角落为该第一角落的对角。
5.根据权利要求2所述的发光二极管芯片，其特征在于，该N型电极层还包含一电极连接图案，连接该些N型电极图案。
6.根据权利要求5所述·的发光二极管芯片，其特征在于，该些部分封闭回路图案是跨过该电极连接图案的上方。
7.根据权利要求6所述的发光二极管芯片，其特征在于，还包含至少一绝缘层，设置于该电极连接图案与该些封闭回路图案之间。
8.根据权利要求7所述的发光二极管芯片，其特征在于，该绝缘层的材料为透光氧化物。
9.根据权利要求5所述的发光二极管芯片，其特征在于，该些N型电极图案与该电极连接图案组合呈U形。
10.根据权利要求5所述的发光二极管芯片，其特征在于，该些N型电极图案与该电极连接图案组合呈梳状结构。
11.根据权利要求2所述的发光二极管芯片，其特征在于，该些N型电极图案呈条状且相互平行。
12.根据权利要求2所述的发光二极管芯片，其特征在于，该些N型电极图案呈U形。
13.根据权利要求12所述的发光二极管芯片，其特征在于，该些封闭回路图案各包含一 P型延伸电极，该P型延伸电极是由该封闭回路图案的边缘垂直延伸入该N型电极图案的U形开口中。
14.根据权利要求2所述的发光二极管芯片，其特征在于，该些封闭回路图案呈矩形。
15.根据权利要求1所述的发光二极管芯片，其特征在于，该些封闭回路图案是以二维阵列的形式排列。
16.根据权利要求15所述的发光二极管芯片，其特征在于，任一该些封闭回路图案的相邻两侧均邻接着其他该些封闭回路图案。
17.根据权利要求15所述的发光二极管芯片，其特征在于，该N型电极层包含多个N型电极图案，其中该些N型电极图案彼此相交，且其相交处是位于相邻四个该些封闭回路图案的交接处下方。
18.根据权利要求17所述的发光二极管芯片，其特征在于，该些N型电极图案各包含一N型打线区域，被部分的该些封闭回路图案所环绕，而另一部分的该些封闭回路图案各包含一 P型打线区域，该P型打线区域是位于该封闭回路图案上与该N型打线区域距离最远的一第一角落。
19.根据权利要求17所述的发光二极管芯片，其特征在于，还包含一绝缘层，设置于该些N型电极图案的交接处与其上方的该些封闭回路图案之间。
20.根据权利要求19所述的发光二极管芯片，其特征在于，该绝缘层的材料为透光氧化物。
21.根据权利要求17所述的发光二极管芯片，其特征在于，该些N型电极图案呈条状。
22.根据权利要求21所述的发光二极管芯片，其特征在于，该些N型电极图案相互垂直。
【文档编号】H01L33/38GK103715327SQ201310067872
【公开日】2014年4月9日 申请日期:2013年3月4日 优先权日:2012年10月3日
【发明者】蔡沛修 申请人:隆达电子股份有限公司