一种低存储电荷快恢复二极管芯片的制作方法
【技术领域】
[0001]本发明涉及半导体功率器件领域，尤其是指一种低存储电荷快恢复二极管芯片。
【背景技术】
[0002]功率半导体器件作为电力电子电路中的核心器件用来实现电能的高效传输、转换及其过程中的有效精确控制，实现对电能的优质、高效的利用。正是由于功率半导体器件的研究和发展，才使得电力电子技术朝大容量、高频化、高效节能、高可靠性和低成本的方向发展。由于高频转换技术的发展和高效节能的需要，要求快恢复二极管的高压阻断能力强、开关速度快等特点。
[0003]欧盟和美国2013年开始推进CoC V5和DoE VI六级能效标准，在部分国家开始强行实施，国内在2016年会实行六级能效。以开关电源功率因素校正(PFC)为例，为了进一步降低能耗，电路设计者希望采用更高的转换频率。在开关电源功率大于250W时，连续导电模式(CCM )是首选方案，但此方案必须解决二极管反向恢复问题。
[0004]在功率因数校正(PFC)电路中，600V升压二极管是关键元件，特别是工作在连续模式和苛刻开关条件下的PFC更是这样。在每一个开关周期，二极管的恢复电流流经M0S晶体管，这导致开关中高的“开关通导”功率损耗。对于这种应用，需要最快的600V 二极管。为了提高PFC的效率，通常的方法是把三个200V外延恢复二极管串联起来。这必须增加一个平衡网络(每一个二极管并联一个电容和一个电阻)，以确保每一个二极管工作在其额定电压内。需要一种超高速的快恢复二极管，在绝大多数情况下可以对平衡网络加以抑制。
[0005]目前技术较为成熟的超高速整流二极管以台面玻璃钝化GPP工艺和平面外延工艺的快恢复二极管(FRD)，图1为台面钝化GPP工艺制作二极管芯片结构，在N+型硅衬底1上生长N-型外延层2，在N-型外延层上生长形成P+型层3，在P+型层上表面设置有正面欧姆接触金属层4，从P+型层上表面至N-型外延层内设置有单面玻璃钝化沟槽5，在靠近玻璃钝化沟槽内侧的部分P+型层上设置有二氧化硅保护层6，在N+硅衬底背面设置有背面欧姆接触金属层7，在N+硅衬底上、N-漂移区和P+区设置有少子复合中心。现有的该两种工艺制作的二极管PN结全部是P+/N-/N+结构，在考虑软度和恢复特性方面，会有P+/P- /N-/N+或者P+ /P- /N-/N/N+的变化，但二极管漂移区均为N型掺杂，阳极全部为P型掺杂。在少子寿命控制方面以掺铂金和电子辐照为主。以600V产品为例，常规的600V SF类产品其反向恢复时间Trr〈35ns，采用平面外延工艺可实现600V时Trr〈25ns (典型值在20ns)，实现Trr〈15ns非常困难。在实现更快恢复速度方面比较困难。
[0006]在提高PFC系统效率方面，SiC 二极管是非常好的选择，其和硅基FRD能有约2%的效率提升。但SiC 二极管目前工艺成熟度不好，价格非常高，目前不具备批量应用。本发明针对现有技术的不足，提出一种大幅降低存储电荷、提尚开关速度的快恢复一■极管芯片结构。
【发明内容】
[0007]本发明所要解决的技术问题是提供一种低存储电荷快恢复二极管芯片，其具有大幅降低存储电荷、提尚开关速度的能力。
[0008]为解决上述技术问题，本发明提供的技术方案是一种低存储电荷快恢复二极管芯片，其特征在于所述二极管芯片采用N+/P-/P+结构或P+/P-/N+结构，所述二极管芯片的漂移区为P-型漂移区，在正向偏置时，注入所述P-型漂移区的少数载流子为电子。
[0009]所述P+型离子浓度至少比P-型离子浓度高一个数量级。
[0010]所述P+/P-/N+结构的二极管芯片结构为:在N+型硅单晶衬底上生长有P-型外延层，在所述P-型外延层上形成有P+型层；从所述P+型层上表面穿过所述P-型外延层至所述N+型硅单晶衬底内设置有玻璃钝化沟槽；在所述玻璃钝化沟槽的内侧的所述P+型层上面和所述N+型硅单晶衬底背面分别设置有正面欧姆接触金属和背面欧姆接触金属；在所述玻璃钝化沟槽外侧和靠近其内侧的部分所述P+型层上设置有二氧化硅保护层。
[0011 ] 所述玻璃钝化沟槽为单面玻璃钝化沟槽或环形玻璃钝化双沟槽。
[0012]所述玻璃钝化层位于所述N+型硅单晶衬底层深度多10微米。
[0013]所述N+型硅单晶衬底电阻率为0.01-0.001 Ω.cm ;所述硅单晶晶向为〈100〉或
<111>ο
[0014]所述P+/P-/N+结构的所述P-型外延层厚度为45~60微米。
[0015]所述P+/P-/N+结构的所述P+型层的厚度为3~15微米。
[0016]在所述N+型硅单晶衬底、所述P-型外延层和所述P+型层形成的硅片上形成有少子复合中心。
[0017]所述N+/P-/P+结构的二极管芯片结构为:在P+型硅单晶衬底上生长有P-型外延层，在所述P-型外延层上设置有N+型主结有源区和N+型场限环区；在部分所述N+型主结有源区上方、部分所述N+型场限环区上方及P-型外延层上表面上设置有氧化硅层；在部分所述N+型主结有源区上方、部分所述N+型场限环区上方及部分所述氧化硅层上方设置有多晶硅场板；在所述多晶硅场板上方、部分所述氧化硅层上方、部分所述N+型场限环区上方设置有钝化层；在部分所述N+主结有源区上设置有欧姆接触层，并在所述欧姆接触层上设置有正面欧姆接触金属；在所述P+型硅单晶衬底背面设置有背面欧姆接触金属。
[0018]所述P+型硅单晶衬底电阻率为0.01-0.001 Ω.cm ;晶向为〈100〉或〈111〉。
[0019]所述N+/P-/P+结构的所述P-型外延层厚度为50~70微米。
[0020]所述N+型主结有源区和N+型场限环区的注入离子为磷离子，注入能量为40~150keV,剂量为2el3~lel5cm 2，推进温度为可在1050~1200°C，结深为4~10微米。
[0021]在所述P+型硅单晶衬底、所述P-型外延层、所述N+主结有源区、所述N+场限环区、所述氧化硅层、所述多晶硅场板及所述钝化层形成的硅片上形成有少子复合中心。
[0022]在温度为300K时，硅中电子迀移率yn=1360cmVV.s，空穴迀移率μ P=460cm2/V.s，电子迀移率是空穴的3倍。对于常规的P/N-/N+结构PN结二极管，在二极管正向偏置时，N型漂移区注入少数载流子为空穴，在加反向电压时，漂移区内少子载流子空穴迅速流出漂移区，载流子的数量和空穴迀移率决定反向恢复时间的长短，由此可知，N型漂移区结构的二极管反向恢复时间较长。
[0023]本发明的核心是采用P-型漂移区结构，使正向偏置时注入到P-型漂移区内的少数载流子为电子，利用电子迀移率更高的特点，实现反向偏置转换时，漂移区的电子迅速迀移回N型区，实现恢复速度的提升和存储电荷Qrr值的降低。P-型漂移区采用N+/P-/P+结构或P+/P-/N+结构二极管，二极管类型可采用台面玻璃GPP工艺或者平面外延工艺制作。
[0024]本发明实现的低存储电荷Qrr值的FRD器件结构和工艺包括:采用平面外延工艺的N+/P-/P+结构或台面玻璃GPP工艺的P+/P-/N+结构；考虑PFC大功率和高频使用，FRD二极管正向导通时的导通压降不是主要的功耗因素，少子寿命可选用掺铂金、电子辐照等实现，但本发明也不限于掺金、质子辐照等工艺方法。优先选用掺铂金工艺，掺铂金的方法可以采用成熟的氯亚铂酸氨溶液或铂酸氨溶液作为铂扩散源，铂蒸发或铂溅射等工艺方法实现铂原子依附于硅片上