基于darc掩膜结构的双重图形成型方法
【专利摘要】本发明涉及微电子【技术领域】，尤其涉及一种基于DARC掩膜结构的双重图形成型方法，通过在双重图形成型工艺的两次刻蚀工艺中均采用先进图膜作为刻蚀工艺的掩膜，以将光阻中的图形转移至栅极多晶硅上，进而大大改善两次刻蚀工艺之间关键尺寸的差异，以提高关键尺寸均匀度，同时该APF还代替了传统的氧化硅硬质掩膜、基于旋涂的底层结构ODL和中间层结构SHB，在节省工艺成本的同时，使得较为成熟的40nm及其以上技术节点采用的APF作为掩膜的工艺流程延续到28/20nm及其以下的技术节点上，进而提高了28/20nm及其以下技术节点栅极制作工艺的成熟度和稳定度。
【专利说明】基于DARC掩膜结构的双重图形成型方法
【技术领域】
[0001]本发明涉及微电子【技术领域】，尤其涉及一种基于DARC掩膜结构的双重图形成型方法。
【背景技术】
[0002]目前，在32nm及其以下技术节点上，应用于关键层次的光刻工艺，由于其所需的分辨率指标已经超过现有的光学光刻平台的极限能力，业界采用了多种技术方案来解决该技术问题，而根据ITRS路线图所示,双重图形化技术(Double Patterning Technology,简称DPT)、极紫外线技术(EUV)、电子术直写(EBL)等技术方案都被业界寄予了厚望。
[0003]其中，双重图形化技术(DPT)是将一套高密度的电路图形分解拆分为两套或多套密集度较低的电路图，然后分别制作光刻版，并逐次完成相应曝光和刻蚀工艺，最终合并形成最初需求的高密度图形。
[0004]随着光刻机软硬件技术不断进步，基于浸没式光刻机的双重图形化技术，能够将193nm浸没式光学光刻平台的极限分辨率和技术寿命进一步的延伸，从而可以填补浸没式光刻机和EUV之间甚至是更小技术节点的光刻技术的空白。
[0005]根据技术调研结果，微影-刻蚀-微影-刻蚀(Litho-Etch-Litho-Etch,简称LELE)技术是目前几种双重图形化主流技术方案之一，即通过分别的两次的光刻和刻蚀行成目标图形，且该目标图形包括线形(line)和沟槽(trench)两种。
[0006]图1a是传统的栅极线尾切割中的双重图形化工艺中第一次光刻工艺形成的结构示意图，图1b是传统的栅极线尾切割中的双重图形化工艺中第二次光刻工艺形成的结构示意图，图1c是传统的栅极线尾切割中的双重图形化工艺中进行栅极线尾切割工艺形成的结构示意图；如图1a-1c所示，如在193nm浸没式机台(如NXT-1950i等)上具有38nm半节距(Half Pitch，简称HP)的分辨率，为了满足28/20nm (28nm线尾切割和22nm光刻)技术节点有源层和栅层的设计需求，先进行第一光刻工艺形成如图1a所示的结构，再进行第二次光刻工艺形成如图1b所示的结构，然后再将图1a所示的结构(Exposurel)和图1b所示的结构(Exposure2)通过栅极线尾切割工艺形成如图1c所示的结构(Finalcontour)，即先形成重复的、单一方向的线/隔离(Line/Space)图形，然后进行栅极线尾切割(Line-End-Cut)工艺。
[0007]传统的，在进行栅极线尾切割工艺中，主要是通过在经过第一次光刻和蚀刻至多晶娃层后，利用基于旋涂(spin-on)的底层结构ODL (Organic Under Layer)来填充底层图形，并继续采用中间层结构SHB (SiO-based Hard Mask)来作为第二次蚀刻的硬质掩膜，最后制备 BARC (Bottom Ant1-Reflective Coating)和 PR (Photo Resist)来完成二次光刻前的结构，即采用氧化硅作为硬质掩膜，进行多晶硅层的蚀刻工艺。
[0008]其中，在进行上述的第一次刻蚀工艺时，一般采用先进图膜(advancedpatterning film,简称APF)作为软掩膜(soft-mask),而进行第二次刻蚀工艺时则是采用ODL和SHB作为软掩膜，使得前后两次刻蚀工艺后形成的结构的关键尺寸分成两个不同的水平，使得对关键尺寸均匀度(CDU)的控制难度加大，若关键尺寸均匀度出现缺陷，极易造成产品性能和良率的降低。
[0009]另外，ODL和SHB是新材料，其工艺成本较高，且在40纳米及其以上技术节点的工艺中并不常用；所以，在28纳米及其以下技术节点的工艺中引进上述的这些新材料需要花费大量的时间和精力去评估和应用。
[0010]中国专利(CN102479700A)记载了一种双重图形化的方法、形成互连结构的方法，所述双重图形化方法，包括:提供基底；在基底上形成抗反射层；在抗反射层上形成第一可图形化介质层；图形化第一可图形化介质层，形成第一结构；形成第二可图形化介质层，覆盖第一结构和抗反射层，且第二可图形化介质层的厚度大于所述第一结构的高度；去除部分第二可图形化介质层，使第二可图形化介质层的厚度与第一结构的高度相近，两者之差范围小于200埃；图形化去除了部分的第二可图形化介质层，形成第二结构；刻蚀所述抗反射层，露出所述基底，将所述第一结构和第二结构形成的图形转移到所述抗反射层。本发明的第一结构和第二结构的高度相同，在后续的平坦化工艺中，平坦化工艺易于控制。
[0011]中国专利(CN102446704A)记载了一种双重图形化方法，包括:提供衬底，所述衬底上依次形成有第一掩膜层与第二掩膜层；各向异性刻蚀所述第一掩膜层与第二掩膜层，在所述第一掩膜层与第二掩膜层中形成第一开口，所述第一开口露出衬底表面；侧向部分刻蚀所述第二掩膜层，形成第二掩膜图案，且所述第二掩膜图案暴露出位于第二掩膜图案两侧的第一掩膜层；以第二掩膜图案为掩膜，刻蚀部分第一掩膜层厚度直至保留第一厚度的第一掩膜层；去除第二掩膜图案；在衬底表面形成第三掩膜层，所述第三掩膜层部分填充开口 ；以所述第三掩膜层为掩膜，刻蚀第一掩膜层直至暴露出衬底。本发明的双重图形化方法避免了衬底刻蚀不均匀的问题，有效提高了刻蚀效果。
【发明内容】
[0012]针对上述技术问题，本申请一种基于DARC掩膜结构的双重图形成型方法，应用于栅极线尾切割工艺中，通过在双重图形成型工艺的两次刻蚀工艺中均采用先进图膜(Advanced Patterning Film,简称APF)作为刻蚀工艺的掩膜，以将光阻中的图形转移至栅极多晶硅上，进而大大改善两次刻蚀工艺之间关键尺寸的差异，以提高关键尺寸均匀度(CDU)。
[0013]本发明记载了一种基于DARC掩膜结构的双重图形成型方法(A Method of doublepatterning technology based on single DARC mask layer for line-end-cut of polygate),其中，包括以下步骤:
[0014]于一具有栅极层结构的半导体衬底上依次沉积先进图膜层和介质抗反射层；
[0015]采用刻蚀工艺刻蚀部分所述介质抗反射层，形成硬质掩膜结构，且所述先进图膜层的上表面均被剩余的介质抗反射层覆盖；
[0016]以所述硬质掩膜结构为掩膜，刻蚀所述剩余的介质抗反射层和所述先进图膜层至所述栅极层结构的表面，形成先进图膜掩膜；
[0017]以所述先进图膜掩膜为掩膜刻蚀所述栅极层结构至所述半导体衬底的表面，形成栅极结构。
[0018]上述的基于DARC掩膜结构的双重图形成型方法，其特征在于，所述栅极结构包括栅氧层、多晶硅层和氮化硅层；
[0019]所述栅氧层覆盖所述半导体衬底的表面，所述多晶硅层覆盖所述栅氧层的表面，所述氮化硅层覆盖所述多晶硅层的表面，所述先进图膜层覆盖所述氮化硅层的表面。
[0020]上述的基于DARC掩膜结构的双重图形成型方法，其特征在于，所述多晶硅层的厚度为 500-700A,,
[0021]上述的基于DARC掩膜结构的双重图形成型方法，其特征在于，所述氮化硅层的厚度为 300-400A,:
[0022]上述的基于DARC掩膜结构的双重图形成型方法，其特征在于，进行上述刻蚀部分所述介质抗反射层工艺时，刻蚀停止在该介质抗反射层的内部，且刻蚀停止位置与所述先进图膜层上表面之间的距离为180-200 A,:
[0023]上述的基于DARC掩膜结构的双重图形成型方法，其特征在于，介质抗反射层的厚度为 500-600A。
[0024]上述的基于DARC掩膜结构的双重图形成型方法，其特征在于，所述先进图膜层的厚度为 HOO 1200A,,
[0025]上述的基于DARC掩膜结构的双重图形成型方法，其特征在于，所述刻蚀工艺依次包括第一光刻工艺、第一刻蚀工艺、第二光刻工艺和第二刻蚀工艺，所述硬质掩膜结构包括第一硬质掩膜结构和第二硬质掩膜结构；
[0026]于所述介质抗反射层的表面制备第一底部抗反射层后，采用所述第一光刻工艺于所述第一底部抗反射层上形成第一光阻，并以该第一光阻为掩膜，采用所述第一次刻蚀工艺刻蚀所述第一底部抗反射层，并停止在所述介质抗反射层的内部，去除所述第一光阻和剩余的第一底部抗反射层后，于剩余的介质抗反射层中形成所述第一硬质掩膜结构；
[0027]制备第二底部抗反射层覆盖所述剩余的所述介质抗反射层，采用所述第二光刻工艺于所述第二底部抗反射层的表面制备第二光阻，并以该第二光阻为掩膜，采用第二刻蚀工艺部分去除所述剩余的介质抗反射层，去除所述第二光阻和剩余的第二底部抗反射层后，于再次刻蚀后剩余的介质抗反射层中形成所述第二硬质掩膜结构。
[0028]上述的基于DARC掩膜结构的双重图形成型方法，其特征在于，所述第一底部抗反射层和所述第二底部抗反射层的厚度均为250-350 A。
[0029]上述的基于DARC掩膜结构的双重图形成型方法，其特征在于，所述第一光阻和所述第二光阻的厚度均为800-1000 A。
[0030]综上所述，由于米用了上述技术方案，本发明一种基于DARC掩膜结构的双重图形成型方法，通过在双重图形成型工艺的两次刻蚀工艺中均采用先进图膜(AdvancedPatterning Film，简称APF)作为刻蚀工艺的掩膜，以将光阻中的图形转移至栅极多晶硅上，进而大大改善两次刻蚀工艺之间关键尺寸的差异，以提高关键尺寸均匀度(CDU)，同时该APF还代替了传统的氧化娃硬质掩膜、基于旋涂(spin-on)的底层结构ODL和中间层结构SHB，在节省工艺成本的同时，使得较为成熟的40nm及其以上技术节点采用的APF作为掩膜的工艺流程延续到28/20nm及其以下的技术节点上，进而提高了 28/20nm及其以下技术节点栅极制作工艺的成熟度和稳定度。【专利附图】
【附图说明】
[0031]图1a是传统的双重图形化工艺中第一次光刻工艺形成的结构示意图；
[0032]图1b是传统的双重图形化工艺中第二次光刻工艺形成的结构示意图；
[0033]图1c是传统的双重图形化工艺中进行栅极线尾切割工艺形成的结构示意图；
[0034]图2-9是本发明基于DARC掩膜结构的双重图形成型方法中一实施例的流程结构示意图。
【具体实施方式】
[0035]下面结合附图对本发明的【具体实施方式】作进一步的说明:
[0036]图2-9是本发明基于DARC掩膜结构的双重图形成型方法中一实施例的流程结构示意图；如图2-9所示，一种基于DARC掩膜结构的双重图形成型方法，优选的应用于在193nm浸没式光学光刻平台上进行的28/20纳米及其以下技术节点的栅极线尾切割工艺，上述的方法包括:
[0037]首先，如图2所示，在一硅衬底(Silicon)I上依次沉积栅氧层2、多晶硅层(poly)
3、氮化娃层(SiN)4、先进图膜层(APF)5和介质抗反射层(Dielectric Anti_RefIectivityCoating,简称DARC) 6,以形成如图2所示的结构；其中，栅氧层2、多晶娃层(poly) 3和氮化硅层(SiN) 4共同构成一栅极层结构，以用于后续栅极结构的制备，即介质抗反射层6不仅用于在第二次刻蚀工艺(开掩膜刻蚀)中保护先进图膜层5，还能作为第一次光刻工艺和第二次光刻工艺中的抗反射层，来降低光刻的反射率
[0038]优选的，多晶硅层3的厚度为500-700,4 (如500 A、525 A、625 A、675 A或700 A 等)，氮化硅层 4 的厚度为 300-400A (如 300 A、320A、340 A、370 A 或 400 A等)，先进图膜层 5 的厚度为 800-1200A (如 800 A、950A、1050 A、1150 A 成 1200 A $)，介质抗反射层 6 的厚度为 500-600A (如 500 A、525 A > 550,4、575 A 或 600 A 等)。
[0039]进一步的，介质抗反射层6的厚度为500 A,先进图膜层5的厚度为1000A，氮化硅层4的厚度为350 A，多晶硅层3的厚度为600 A。
[0040]其次，于介质抗反射层6上涂覆抗反射材料，固化后形成覆盖在介质抗反射层6上表面的第一底部抗反射层(Bottom Anti_Reflectivity Coating,简称BARC)7,并继续后续的刻蚀工艺。
[0041]具体的，上述的刻蚀工艺包括依次进行的第一光刻工艺、第一刻蚀工艺、第二光刻工艺和第二刻蚀工艺；即在上述的第一底部抗反射层7的表面旋涂光刻胶(PR)，曝光、显影工艺后，去除多余的光刻胶，形成具有第一硬质掩膜结构图案的第一光阻8，即形成如图3所示的结构；继续以该第一光阻8为掩膜进行第一刻蚀工艺，即刻蚀第一底部抗反射层7，并停止在介质抗反射层6的内部，且刻蚀停止位置与先进图膜层5上表面之间的距离h为180-200A (如丨80 A J85A>190 A、195 A或200 A等)，去除上述的第一光阻8和剩余的第一底部抗反射层后，于剩余的介质抗反射层61中形成第一硬质掩膜结构9，以用于后续的线尾切割刻蚀工艺中作为打开先进图膜层5的掩膜，即如图4所示的结构。[0042]参见图5所示，再次涂覆抗反射材料，固化后形成充满(前面刻蚀工艺中形成的沟槽结构)并覆盖上述剩余的硬质掩膜层的第二底部抗反射层71，在上述的第二底部抗反射层71的表面旋涂光刻胶，进行第二次光刻工艺(line-end-cut)即曝光、显影工艺后，去除多余的光刻胶，形成具有第二硬质掩膜结构图案的第二光阻81，即形成如图5所示的结构。
[0043]继续以第二光阻81为掩膜进行第二次刻蚀工艺(该处刻蚀的区域与形成第一硬质掩膜结构9的刻蚀工艺中的刻蚀区域有部分重合，即上述的第一次刻蚀工艺的刻蚀区域与第二刻蚀工艺的刻蚀区域有重叠区域，以完成栅极线尾切割工艺)，即刻蚀第二底部抗反射层71，停止在剩余的介质抗反射层61的内部，且该刻蚀停止位置与先进图膜层5上表面之间的距离也为180-200A (如180 A、185A、190 A、195 A或200 A等)，且与第一次刻
蚀工艺中停止位置在同一水平线上，去除上述的第二光阻81和剩余的第二底部抗反射层后，于再次刻蚀后剩余的介质抗反射层62中形成第二硬质掩膜结构10，以用于后续的线尾切割刻蚀工艺中作为打开先进图膜层5的掩膜，即如图6所示的结构。
[0044]图7是图6中所示结构的俯视图；如图7所示，第二刻蚀工艺中形成的第二硬质掩膜结构10中，由于是进行线尾切割刻蚀工艺，使得形成的第二硬质掩膜结构10中有至少一个有第二硬质掩膜结构的中间为切割区域101，即该区域的刻蚀停止位置与先进图膜层5上表面之间的距离也为h。
[0045]进一步的，由于形成的硬质掩膜结构(包括第一硬质掩膜结构9和第二硬质掩膜结构10)是单层的DARC硬质掩模结构，普通的OES (optical emission spectroscopy)抓蚀刻终点(endpoint)的方式难以实现；所以，在上述对DARC层进行刻蚀时，要利用基于干涉原理的预报式终点检测技术来抓蚀刻终点，如可通过在LAM公司的2300Kiyo EX机台上利用基于干涉原理的 IEP (interferometric endpoint)或 LSR (Lam SpectralReflectometer)预报式终点检测技术来抓蚀刻终点，以使蚀刻工艺能够准确的停止在介质抗反射层h处。
[0046]优选的，在上述的两次光刻刻蚀不重叠的区域，其刻蚀停止位置距离先进图膜层的上表面的距离为380-400A (如380 A、385A、390 A、395 A或400 A等)，在上述的两次光刻刻蚀不重叠的区域，其刻蚀停止位置距离先进图膜层的上表面的距离为180-200A (如180A、187A、192 A、197 A或200 A等)，以有效的避免位于下方的先进
图膜层5在上述的刻蚀工艺中受到损伤。
[0047]另外，传统的OES侦测蚀刻终点要用到两种不同介质材料的界面，即利用特定波长的信号强度跳跃来判定终点，而IEP和LSR则利用同一介质当层和底层反射光的干涉效应来判定终点，所以本申请只用单层DARC形成硬质掩模结构可应用IEP或LSR来进行蚀刻终点的抓取。
[0048]之后，以硬质掩膜结构(由第一硬质掩膜结构9和第二硬质掩膜结构10共同构成)为掩膜，依次刻蚀再次刻蚀后剩余的介质抗反射层62和先进图膜层5至氮化硅层4的表面，形成如图8所示的位于氮化硅层4表面上的先进图膜掩膜11 (由最终剩余的介质抗反射层63和剩余的先进图膜层51构成)。
[0049]最后，以上述的先进图膜掩膜11为掩膜，依次刻蚀氮化硅层4、多晶硅层(poly) 3和栅氧层2至硅衬底I的表面，并去除上述的先进图膜掩膜11，形成由剩余的氮化硅层41、剩余的多晶硅层(poly) 31和剩余的栅氧层21共同构成的栅极结构13。
[0050]其中，上述的第一底部抗反射层7和第二底部抗反射层71的厚度均在250-350A(如250 A、2乃A 300 A、325 A或 350 A等)。
[0051]进一步的，上述的第一光刻工艺和第二光刻工艺中，均采用波长为193纳米的ArF光刻胶进行光阻的制备，且其厚度控制在800-1000A (如800 A、855A、895 A、950 A或1000 A 等)。
[0052]进一步的，本实施例一种基于DARC掩膜结构的双重图形成型方法，于Logic、Memory、RF、HV、CIS、Flash或eFlash等技术平台上，可应用于32/38nm或22nm及其以下的技术节点的工艺中。
[0053]其中，双重图形化工艺(Double patterning poly process)用于22nm及其以下技术节点的工艺中，即通过采用两次曝光工艺来解决光刻分辨率不足的问题；line-end-CUt工艺则是用于28nm及其以下技术节点的工艺中，即用来切割已经形成的poly line ;而在本申请中，考虑到line-end-cut工艺中两次刻蚀有重叠的部分，所以制备的DARC或0N0结构的厚度要大于传统结构的厚度。
[0054]综上，由于采用了上述技术方案，本发明提出一种基于DARC掩膜结构的双重图形成型方法，通过在双重图形成型工艺的两次刻蚀工艺中均采用先进图膜(AdvancedPatterning Film，简称APF)作为刻蚀工艺的掩膜，以将光阻中的图形转移至栅极多晶硅上，进而大大改善两次刻蚀工艺之间关键尺寸的差异，以提高关键尺寸均匀度(CDU)，同时该APF还代替了传统的氧化娃硬质掩膜、基于旋涂(spin-on)的底层结构ODL和中间层结构SHB，在节省工艺成本的同时，使得较为成熟的40nm及其以上技术节点采用的APF作为掩膜的工艺流程延续到28/20nm及其以下的技术节点上，进而提高了 28/20nm及其以下技术节点栅极制作工艺的成熟度和稳定度。
[0055]通过说明和附图，给出了【具体实施方式】的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
[0056]对于本领域的技术人员而言，阅读上述说明后，各种变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
【权利要求】
1.一种基于DARC掩膜结构的双重图形成型方法，应用于栅极线尾切割工艺中，其特征在于，包括以下步骤:于一具有栅极层结构的半导体衬底上依次沉积先进图膜层和介质抗反射层；采用刻蚀工艺刻蚀部分所述介质抗反射层，形成硬质掩膜结构，且所述先进图膜层的上表面均被剩余的介质抗反射层覆盖；以所述硬质掩膜结构为掩膜，刻蚀所述剩余的介质抗反射层和所述先进图膜层至所述栅极层结构的表面，形成先进图膜掩膜；以所述先进图膜掩膜为掩膜刻蚀所述栅极层结构至所述半导体衬底的表面，形成栅极结构；其中，所述刻蚀工艺包含有栅极线尾刻蚀工艺。
2.根据权利要求1所述的基于DARC掩膜结构的双重图形成型方法，其特征在于，所述栅极结构包括栅氧层、多晶硅层和氮化硅层；所述栅氧层覆盖所述半导体衬底的表面，所述多晶硅层覆盖所述栅氧层的表面，所述氮化硅层覆盖所述多晶硅层的表面，所述先进图膜层覆盖所述氮化硅层的表面。
3.根据权利要求2所述的基于DARC掩膜结构的双重图形成型方法，其特征在于，所述多晶硅层的厚度为500-700A,,
4.根据权利要求2所述的基于DARC掩膜结构的双重图形成型方法，其特征在于，所述氮化硅层的厚度为300-400A ,
5.根据权利要求1所述的基于DARC掩膜结构的双重图形成型方法，其特征在于，进行上述刻蚀部分所述介质抗反射层工艺时，刻蚀停止在该介质抗反射层的内部，且刻蚀停止位置与所述先进图膜层上表面之间的距离为丨80-200 A,,
6.根据权利要求1所述的基于DARC掩膜结构的双重图形成型方法，其特征在于，介质抗反射层的厚度为500-600A。
7.根据权利要求1所述的基于DARC掩膜结构的双重图形成型方法，其特征在于，所述先进图膜层的厚度为800-1200A。
8.根据权利要求1所述的基于DARC掩膜结构的双重图形成型方法，其特征在于，所述刻蚀工艺依次包括第一光刻工艺、第一刻蚀工艺、第二光刻工艺和第二刻蚀工艺，所述硬质掩膜结构包括第一硬质掩膜结构和第二硬质掩膜结构；于所述介质抗反射层的表面制备第一底部抗反射层后，采用所述第一光刻工艺于所述第一底部抗反射层上形成第一光阻，并以该第一光阻为掩膜，米用所述第一次刻蚀工艺刻蚀所述第一底部抗反射层，并停止在所述介质抗反射层的内部，去除所述第一光阻和剩余的第一底部抗反射层后，于剩余的介质抗反射层中形成所述第一硬质掩膜结构；制备第二底部抗反射层覆盖所述剩余的所述介质抗反射层，采用所述第二光刻工艺于所述第二底部抗反射层的表面制备第二光阻，并以该第二光阻为掩膜，采用第二刻蚀工艺部分去除所述剩余的介质抗反射层，去除所述第二光阻和剩余的第二底部抗反射层后，于再次刻蚀后剩余的介质抗反射层中形成所述第二硬质掩膜结构；其中，所述第二刻蚀工艺为栅极线尾刻蚀工艺。
9.根据权利要求8所述的基于DARC掩膜结构的双重图形成型方法，其特征在于，所述第一底部抗反射层和所述第二底部抗反射层的厚度均为250-350 A。
10.根据权利要求8所述的基于DARC掩膜结构的双重图形成型方法，其特征在于，所述第一光阻和所述第二光阻的厚度.均为800-1000 A。
【文档编号】H01L21/283GK103441068SQ201310360384
【公开日】2013年12月11日 申请日期:2013年8月16日 优先权日:2013年8月16日
【发明者】黄君, 毛智彪, 崇二敏, 黄海, 张瑜 申请人:上海华力微电子有限公司