半导体器件的封装结构和半导体器件的封装工艺流程的制作方法与工艺

本发明涉及半导体领域，并且特别地，涉及一种半导体器件的封装结构和半导体器件的封装工艺流程。

背景技术：
压电薄膜体声波谐振器（FBAR）可以在射频通讯和高速串行数据应用等方面替代声表面波器件和石英晶体谐振器。以FBAR为基础的滤波器和/或双工器可以为射频前端模块提供优越的滤波特性，例如，可以提供较低插入损耗、陡峭的过渡带、较大的功率容量、较强的抗静电放电(ESD)能力等。具有超低频率温度漂移的高频FBAR的优点在于相位噪声低、功耗低且带宽调制范围大。此外，可使用与互补式金属氧化物半导体(CMOS)兼容的加工工艺制作FBAR。并且，在FBAR与CMOS电路的集成的情况下，将提高电路的集成度、减小芯片尺寸并降低制作成本。FBAR通常是在硅基底晶圆上层叠生长底电极、压电层和上电极的三层结构。当在上、底电极之间施加一定频率的电压信号时，由于压电材料具有逆压电效应，在两电极之间会产生声波，声波在FBAR内来回反射并在一定频率下产生谐振。FBAR器件工作时需要将电学信号引出腔体外，与其他电路结构形成互联。所以导电互联是FBAR器件封装的基本要求。FBAR器件工作所需密封腔的封装结构一般是通过晶圆键合实现的。通常的晶圆键合包括硅-玻璃阳极键合、硅-硅共熔键合、中间介质层键合技术等。中间介质层键合的介质材料一般分为导电介质和非导电介质。导电介质如金、铜、铝等，非导电介质层如二氧化硅、环氧树脂等。如图1所示，为常见的FBAR器件的封装结构，封装FBAR器件的主要步骤包括：在基底晶圆上制造空腔11a；制作FBAR的底电极11b、压电层11c和上电极11d；在密封晶圆12上制造空腔12a；通过晶圆键合形成密封腔体；通过密封晶圆12上的通孔13，将FBAR的电极与外界连接。如果要形成完全密封的腔体，同样要对导电通孔13的周围（如图1所示的区域14）进行密封键合。这样的封装结构会占用过多面积，并且，这种封装方式需要同时形成密封腔体以及实现导电通孔的连接，工艺实现难度较大。针对相关技术中半导体器件占用面积大，并且封装该半导体器件的工艺较复杂的问题，目前尚未提出有效的解决方案。

技术实现要素：
针对相关技术中半导体器件占用面积大，并且封装该半导体器件的工艺较复杂的问题，本发明提出一种半导体器件的封装结构和封装半导体器件的工艺流程，能够简化半导体器件的封装工艺，并减小封装完成的半导体器件的占用面积。本发明的技术方案是这样实现的：根据本发明的一个方面，提供了一种半导体器件的封装结构。该封装结构包括：基底，基底具有多个导电通孔，多个导电通孔彼此电隔离；至少一半导体器件，位于基底结构的一侧，与导电通孔电连接。并且，该封装结构进一步包括：密封件，与基底形成密封空腔，其中，至少一半导体器件位于形成的密封空腔内。可选地，上述半导体器件包括以下至少之一：FBAR器件、微机电系统器件、有源半导体器件、无源半导体器件。根据本发明的一个方面，提供了一种半导体器件的封装结构。该封装结构包括叠放的多个芯片结构，其中，每个芯片结构包括：基底，基底具有多个导电通孔，多个导电通孔彼此电隔离；至少一半导体器件，位于基底结构的一侧，与导电通孔电连接；其中，每个芯片结构通过导电通孔与相邻的芯片结构电连接。并且，该封装结构进一步包括：多个密封件，用于为每个芯片结构形成密封空腔，使每个芯片结构的至少一半导体器件位于形成的密封空腔内。其中，多个密封件包括至少一个第一密封件，第一密封件位于相邻的芯片结构之间，并在相邻的芯片结构之间形成密封空腔。此外，多个密封件进一步包括至少一个第二密封件，第二密封件用于为位于端部且半导体位于封装结构外侧的芯片结构形成密封空腔。可选地，多个芯片结构同向叠放或者异向叠放。并且，半导体器件包括以下至少之一：FBAR器件、微机电系统器件、有源半导体器件、无源半导体器件。根据本发明的一个方面，提供了一种封装半导体器件的工艺流程。该工艺流程包括：提供基底；在基底中制造多个导电通孔，其中，多个导电通孔彼此电隔离；在基底结构的一侧制作至少一半导体器件，至少一半导体器件与导电通孔电连接。此外，该工艺流程进一步包括：提供密封件；密封件与基底形成密封空腔，其中，至少一半导体器件位于形成的密封空腔内。进一步地，在基底中制造多个导电通孔包括：在基底内形成多个通孔；使用导电材料填充多个通孔。可选地，半导体器件包括以下至少之一：FBAR器件、微机电器件、有源半导体器件、无源半导体器件。本发明通过使半导体器件的封装结构中的多个导电通孔位于基底中，能简化该半导体器件的封装工艺，提高选择封装工艺的灵活性，并减小封装完成的半导体器件的整体面积，此外，半导体器件能实现通过导电通孔 与外界进行电连接。附图说明图1是现有技术中FBAR器件的封装结构的示意图；图2是根据本发明实施例的FBAR器件的封装结构的示意图；图3是根据本发明实施例的封装半导体器件的工艺流程图；图4a-图4d是制造根据本发明实施例的封装半导体器件的工艺流程的具体示意图；图5是根据本发明实施例的多层芯片的FBAR器件的封装结构的示意图；图6是根据本发明实施例的多层芯片的半导体器件的封装结构的示意图；图7是根据本发明实施例的双层芯片的FBAR器件的封装结构的示意图。具体实施方式下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。根据本发明的实施例，提供了一种半导体器件的封装结构。根据本发明实施例的半导体器件的封装结构包括：基底，基底具有多个导电通孔，多个导电通孔彼此电隔离，每个导电通孔的至少部分位于所述基底中，每个导电通孔位于所述基底中的部分从所述基底的一侧的表面延伸至另一侧的表面；至少一半导体器件，位于基底结构的一侧，与导电通孔电连接。并且，根据本发明实施例的封装结构进一步包括：密封件，与基底形成密封空腔，其中，至少一半导体器件位于形成的密封空腔内。半导体器件工作在基底和密封件形成的密封空腔内，避免了电极被杂质或者水汽侵蚀，半导体器件发生性能变差的情况。此外，半导体器件的数量、各个半导体之间的电连接关系以及每个半导体器件需要与外界进行电连接的电极确定导电通孔的数量。可选地，上述半导体器件可以包括以下至少之一：FBAR器件、微机电系统器件、有源半导体器件、无源半导体器件。其中，FBAR器件包括本领域技术人员公知的由FBAR组成的器件，例如，滤波器，谐振器，振荡器等。在实际应用中，在半导体器件为FBAR器件的情况下，根据本发明实施例的半导体器件的封装结构可以如图2所示。图2所示的包括半导体器件的封装结构包括：基底晶圆20、两个导电通孔21、声反射结构22、底电极23A、压电层23B、上电极23C、密封材料24、封装晶圆25和空腔26。两个导电通孔21位于基底晶圆20内，通过底电极23A与一个导电通孔21的电连接，上电极23C与另一个导电通孔21的电连接可以保证FBAR器件与外界进行导电通信。封装晶圆25和基底晶圆20的键合方法可使用硅-玻璃阳极键合、硅-硅共熔键合、中间介质层键合等。并且根据不同的键合方法选择不同的密封材料24，密封材料24可以选择导电材料，例如金、铜、铝等；密封材料24也可以选择非导体材料，例如，二氧化硅、环氧树脂等。这里体现出键合技术选用的灵活性。在未示出的实施例中，封装晶圆可以与基底晶圆直接键合，而省略了密封材料24。封装晶圆25和基底晶圆20的键合使得FBAR器件位于密封的空腔26内，保证了FBAR器件工作在一个密封空腔内，避免了在电极表面有杂质或者水汽侵蚀时，FBAR器件发生频率偏移或者性能变差的情况。FBAR器件的电极分别和相对应的导电通孔21连接或者和其他FBAR器件的电极连接，其中至少有一个FBAR器件的电极与一个导电通孔21相连接。根据本发明的一个方面，提供了一种封装半导体器件的工艺流程。如图3所示，根据本发明实施例的封装半导体器件的工艺流程可以包括：步骤301，提供基底；步骤303，在基底中制造多个导电通孔，其中，多个导电通孔彼此电隔离；步骤305，在基底结构的一侧制作至少一半导体器件，至少一半导体器件与导电通孔电连接。此外，根据本发明实施例的工艺流程可以进一步包括：提供密封件；密封件与基底形成密封空腔，其中，至少一半导体器件位于形成的密封空 腔内。其中，在基底中制造多个导电通孔可以包括：在基底内形成多个通孔，并且，可以使用深硅离子反应刻蚀（DRIE）等本领域公知的制造通孔的方法在基底内形成多个通孔；使用导电材料填充多个通孔，其中，导电材料可以包括Cu、Au等。可选地，半导体器件可以包括以下至少之一：FBAR器件、微机电器件、有源半导体器件、无源半导体器件。其中，FBAR器件可以包括本领域技术人员公知的由FBAR组成的其它器件，例如，滤波器，谐振器，振荡器等。根据本发明实施例的工艺流程，图4a-图4d所示为制造图2所示的封装结构的封装方法，具体包括：如图4a所示，在基底晶圆20上制造两个导电通孔21。导电通孔21的制作工艺分为：一、通过深硅离子反应刻蚀（DRIE）技术在基底晶圆上形成通孔；二、以导电材料填充通孔：在通孔的内壁溅射一层金属种子层，然后通过电镀的方法在通孔内填充金属，电镀填充的金属常用的有Cu、Au等。导电通孔21的上端与FBAR器件的电极（比如底电极23A、上电极23C）连接。导电通孔21的下端将与其他外部的基板或电路结构连接，该连接方式可以是引线键合、倒装芯片键合方式，或者其他形式。这样的通孔填充技术可以形成具有良好导电性能的通孔，使得FBAR器件与外界可以形成可靠的电学连接。如图4b所示，制作FBAR器件的三层结构：底电极23A、压电层23B和上电极23C。FBAR器件的上、底电极分别和不同的导电通孔连接，实现电学信号的互联。本实施例中省略了声反射结构的制作工艺。如图4c所示，在基底晶圆20上制作密封材料24，密封材料24所使用的材料视封装晶圆和封装技术而定。在未示出的实施例中，封装晶圆可以与基底晶圆直接键合，而省略了密封材料24。如图4d所示，键合封装晶圆25（或者其它的封装体）与基底晶圆20形成空腔26。通常封装晶圆25和基底晶圆20会通过密封材料24进行键合。根据本发明实施例的封装半导体器件的工艺流程预先在基底晶圆制造导电通孔的封装方法，然后制造FBAR器件。FBAR器件的电极与导电通孔相互连接，实现电学信号的引出。最后通过封装晶圆与基底晶圆键合形成密封腔， 使FBAR器件与外界隔离。因为这种封装结构将密封件的形成和电学信号的连接分离开来，减小了封装工艺实现的难度，增加了晶圆键合技术的选择的灵活性。在该封装结构中，由于导电通孔制做在基底晶圆上，因此，导电通孔的四周不需要额外的面积进行密封键合，所以，可以减小整体半导体器件的封装面积。此外，由于FBAR器件的加工在导电通孔加工之后，FBAR器件不会受到加工导电通孔时高温等恶劣环境的影响，降低了FBAR器件的制造工艺难度。根据本发明的一个方面，提供了一种半导体器件的封装结构。根据本发明实施例的封装结构包括叠放的多个芯片结构，其中，每个芯片结构包括：基底，基底具有多个导电通孔，多个导电通孔彼此电隔离；至少一半导体器件，位于基底结构的一侧，与导电通孔电连接；其中，每个芯片结构通过导电通孔与相邻的芯片结构电连接。并且，根据本发明实施例的封装结构可以进一步包括：多个密封件，用于为每个芯片结构形成密封空腔，使每个芯片结构的至少一半导体器件位于形成的密封空腔内。其中，多个密封件可以包括至少一个第一密封件，第一密封件位于相邻的芯片结构之间，并在相邻的芯片结构之间形成密封空腔。此外，多个密封件进一步可以包括至少一个第二密封件，第二密封件用于为位于端部且半导体器件位于封装结构外侧的芯片结构形成密封空腔。可选地，多个芯片结构可以同向叠放或者异向叠放。并且，半导体器件可以包括以下至少之一：FBAR器件、微机电系统器件、有源半导体器件、无源半导体器件。在实际应用中，在半导体器件为FBAR器件的情况下，根据本发明实施例的半导体器件的封装结构提供了一种如图5所示的封装结构。图5所示的封装结构包括多个同向叠放的芯片，并且省略了一部分芯片，每个芯片都包括基底、导电通孔、FBAR器件以及将相邻的芯片密封所用的33结构等，此外，还包括用于封装第一芯片的封装晶圆50。封装晶圆50与第一芯片40键合，为第一芯片的FBAR提供密封腔体。第一芯片40的电极通过导电通孔41与第二芯片30的导电通孔31连接，其中，可以进一步包括键合结构34，用于 电导通导电通孔41和导电通孔31，此外，键合结构34和密封材料33也同样起一定的结构支撑作用，每两个相邻的层之间都可以存在导电件和密封材料，以下不再描述。第一芯片40与第二芯片30键合，为第二芯片30的FBAR器件形成空腔35。第二芯片30的电极通过导电通孔32与下面的芯片导电通孔连接。此外，除与下层进行必要的电通信之外，任意一个芯片的电极还可以与外界电路进行连接。以此类推，将多个芯片连接在一起。根据本发明实施例的半导体器件的封装结构，可以对多种半导体器件进行封装。图6所示封装结构与图5基本相同，除了封装的半导体结构（图6中所示为半导体器件11和21）可以包括FBAR器件以外的其它半导体器件或者它们的任意组合，半导体器件可以包括微机电器件、有源或无源半导体器件。多芯片层叠封装结构在减小封装体尺寸和减低产品成本方面有明显的优势。双工器由接收滤波器Rx和发射滤波器Tx组成。由于Rx和Tx的频率不同，因此，很难在同一晶圆上同时制造Rx芯片和Tx芯片。通常的做法是分别制造Rx芯片和Tx芯片，然后将两种芯片封装在一起。常规的封装结构是水平放置Rx芯片和Tx芯片，然后通过引线键合或者倒装芯片键合的方式将这两种芯片与基板连接。根据本发明的实施例的半导体器件的封装结构还可以提供一种基于FBAR器件封装的双工器。根据本发明实施例的层叠封装结构的双工器与常规水平放置的封装结构相比，面积上减小了一半，同时也减少封装晶圆的使用。在实际应用中，在半导体器件为FBAR器件的情况下，根据本发明实施例的半导体器件的封装结构提供了一种如图7所示的封装结构。图7所示的封装结构包括两个异向叠放的芯片，该封装结构包括：第一基底晶圆70、第一FBAR器件70、第二基底晶圆60、密封材料61、键合结构62、第二FBAR器件63以及位于第二基底晶圆60内的导电通孔。第一基底晶圆70与第二基底晶圆60通过密封材料61键合，为第一FBAR器件71和第二FBAR器件63提供共同的密封腔体。第一FBAR器件71的两个电极分别通过两个键合结构62与位于第二基底晶圆60内的两个外侧的导电通孔电连接以与外界取得电通信，而第二FBAR器件63则直接与位于第二基底晶圆60内的两个内侧的导电通孔电连接以与外界取得电通信。根据本发明的实施例，图7所示封装结构利用两个芯片的基底晶圆键合形成共用的密封腔体。上层FABR器件的电极与下层基底晶圆上的导电通孔连接，实现电学信号引出密封腔体外部。这样的封装结构能够在减小封装尺寸的同时减少封装晶圆的使用。同时，第一基底晶圆上省略了导电通孔的制造。此外，由于FBAR器件的加工在导电通孔加工之后，FBAR器件不会受到加工导电通孔时高温等恶劣环境的影响，降低了FBAR器件的制造难度。因此，该结构不但可以降低物料成本、减小芯片尺寸，并且可以简化工艺步骤。。图5-图7中所示的实施例中的导电通孔的制造方式以及晶圆键合方式与图4a-图4d中的导电通孔的制造方式以及晶圆键合方式基本相同。综上所述，借助于本发明的上述技术方案，本发明通过使半导体器件的封装结构中的多个导电通孔位于基底中，能简化该半导体器件的封装工艺，并且提高选择封装工艺的灵活性，并减小封装完成的半导体器件的整体面积，此外，半导体器件与导电通孔能实现半导体器件通过导电通孔与外界进行电连接。进一步地，在多层芯片封装的结构中，可以减少封装晶圆的应用，降低物料成本、减小芯片尺寸，并且将密封腔体的形成和通孔与电极连接的制造工艺分离开，则减小了半导体器件工艺制造的难度，提高晶圆键合技术选择的灵活性，减小整体封装面积。以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。