通过桥接块的多芯片模块连接的制作方法
【专利摘要】本发明涉及通过桥接块的多芯片模块连接。本发明的一个方面提供了一种集成电路（IC）多芯片封装组件，其包括具有封装衬底接触部和桥接块接触部的第一IC芯片、具有封装衬底接触部和桥接块接触部的第二IC芯片以及与所述第一IC芯片和第二IC芯片部分交叠并且在其相对的端上具有互连的电接触部的桥接块，该电接触部接触第一IC芯片和第二IC芯片的桥接块接触部，从而将第一IC芯片电连接到第二芯片。
【专利说明】通过桥接块的多芯片模块连接
【技术领域】
[0001]本申请涉及使用部分器件交叠的集成器件的多芯片堆叠。
【背景技术】
[0002]以2.(2.5维)和3D (3维)封装对多个半导体芯片进行封装是半导体工业中的最新趋势。目前的传统实施例采用并排配置的硅中介层(称为2.0T)，或者通过具有穿通硅通路(TSV)的管芯的垂直堆叠，来实现真正的3D器件，并且在许多情况下这两种类型的技术都使用。TSV是一种重要的发展中的技术，它利用直接穿过硅晶片的短的且垂直的电连接或“通路”，以便建立从管芯的有源侧到背侧的电连接，由此提供最短的互连路径并且为最终的3D集成创建了一种途径。硅中介层通常是宽的硅层，多个芯片在其上垂直地或者水平地表面安装，并且大多数通常采用TSV来实现从封装衬底到结合于该封装衬底的芯片的连接。硅中介层与TSV的使用相比引线结合和通用倒装芯片技术，提供了更大的空间效率和更高的互连密度。这些技术的组合使得以较小的形式因数实现了较高水平的功能集成和性能，因为它们的存在允许制造商垂直地堆叠IC器件并且通过该堆叠上下传递电信号和功率并接地。
【发明内容】
[0003]本发明的一个方面提供了 一种集成电路(IC)多芯片封装组件，包括具有封装衬底接触部和桥接块接触部的第一 IC芯片、具有封装衬底接触部和桥接块接触部的第二 IC芯片。该实施例还包括与第一 IC芯片和第二 IC芯片部分交叠并且在其相对的端上具有互连的电接触部的桥接块，所述电接触部接触第一 IC芯片和第二 IC芯片的桥接块接触部，从而将第一 IC芯片电连接到第二芯片。
[0004]另一种实施例提供了一种集成电路(IC)多芯片封装组件，包括第一子封装组件和第二子封装组件。所述第一子封装组件包括具有封装衬底接触部和桥接块接触部的第一 IC芯片，以及具有封装衬底接触部和桥接块接触部的第二 IC芯片。该实施例还包括与所述第一 IC芯片和第二 IC芯片部分交叠并且在其相对的端上具有互连的电接触部的桥接块，所述电接触部接触所述第一 IC芯片和所述第二 IC芯片的所述桥接块接触部，从而将第一 IC芯片电连接到第二芯片。第二子封装组件包括具有结合垫的第二衬底，其中第一 IC芯片和第二 IC芯片的封装衬底接触部通过结合接触部连接到第二子封装组件的结合垫。桥接块具有小于结合接触部厚度的厚度并且位于第一子封装组件和第二子封装组件之间。
[0005]还有另一种实施例提供了一种制造集成电路(IC)多芯片封装组件的方法。在该实施例中，所述方法包括:获得具有封装衬底接触部和桥接块接触部的第一 IC芯片，获得具有封装衬底接触部和桥接块接触部的第二 IC芯片，并且获得包括互连的位于其一端上的第一电接触部和位于其相对的第二端上的第二电接触部的桥接块。桥接块的所述第一电接触部结合到所述第一 IC芯片的所述桥接块接触部，并且所述桥接块的所述第二电接触部结合到所述第二 IC芯片的所述桥接块接触部。【专利附图】
【附图说明】
[0006]现在连同附图参考以下描述，其中:
[0007]图1示出了 IC封装组件的一种实施例；
[0008]图2示出了用在图1的IC封装组件中的桥接块的实施例；
[0009]图3示出了包括使用多个桥接块的图1的IC封装组件的另一种实施例；
[0010]图4示出了通过桥接块桥接多个IC芯片的IC封装组件的另一种实施例；及
[0011]图5示出了结合到第二 IC封装组件的图1的IC封装组件的另一种实施例。
具体实施例
[0012]本公开内容涉及一种封装组件，其利用薄桥接块将两个或更多个IC芯片电连接到一起以形成多芯片子封装组件，然后该多芯片子封装组件可以结合到基底封装衬底，该基底封装衬底进而可以结合到印制电路板。这种配置允许直接的面对面的芯片附连，该附连消除了为实现更加紧凑的器件集成而对硅中介层和TSV的需求。这是相对于现有处理的一个显著制造优点，因为硅中介层和TSV引入复杂的制造处理和附加成本。另外，与3D技术关联的管芯堆叠会引起功率和热的约束。此外，这些硅中介层结构会引入超出了对于某些应用来说所能够容忍的信号延迟。TSV的使用还对布局配置有影响。本公开内容消除了对硅中介层和TSV的需求，同时实现了相似水平的集成，但避免了以上提到的问题。
[0013]本文所讨论的实施例中所给出的器件的部分交叠提供了使一个或多个器件的一部分暴露于类似标准封装的配置优点并且允许使用传统的封装互连。此外，薄连接桥接块的使用允许多个IC器件不需要硅中介层或TSV就可以互连，并且允许高速互连到封装，这些都是很好的特征。本公开内容所覆盖的实施例还将管芯到管芯的连接移动到边缘部位，从而不干扰标准的核心平面图布置。边缘上的布置还允许暴露IC器件的更多部分，从而为更直接的连接性提供更大的表面积。这些管芯到管芯的互连没有长的重新分配路线就可以进行，由此减少了延迟问题。其中可以使用本公开内容给出的各种实施例的器件的示例简短列表包括基带(DSP)、应用、处理器、功率管理、RF收发器或者用于无线移动或数字消费者产品应用的存储器，其中I/O数比较高，例如高达大约750。
[0014]图1示出了由本公开内容提供的IC封装子组件100的一种实施例。该实施例包括至少两个IC芯片105和110。IC芯片105和110可以是存储器芯片、处理器芯片或者其它类似的有源器件。如以下所讨论的，其它实施例提供了包括多于两个IC芯片105和110的配置。IC芯片105和110都不需要采用以上讨论过的中介层或TSV作为互连方式。如在这里以及在权利要求中所使用的，TSV是从硅晶片的有源器件侧通向该硅晶片背侧的垂直电连接或“通路”。本公开内容所提供的实施例对于使用硅中介层和TSV技术来直接一个在另一个之上地垂直堆叠器件的当前实践并不是显而易见的。
[0015]IC芯片105、110分别具有封装衬底接触部115a、115b和桥接块接触部120a、120b。如在此处以及在权利要求中所使用的，词“接触部”可以是结合垫、铜柱的阵列，或者它们可以是已经放到结合垫上的焊料块的阵列。在此所讨论的示例示出了在结合垫上形成的铜柱或者焊料块的实施例。但是，应当理解，其它类似的结合技术也可以使用。在一种实施例中，桥接块接触部120a、120b是高密度接触部。如在此以及在权利要求中所使用的，高密度接触部是每平方毫米具有至少大约100个接触部的接触部。在另一种实施例中，桥接块接触部120a、120b具有从相邻接触部中心点测量的、大约40微米到大约50微米的小间距。
[0016]桥接块125与IC芯片105、110部分交叠，并且在IC芯片105、110边缘附近将IC芯片105连接到IC芯片110。桥接块125在所有维度上都显著小于通常使用在2.5D组件中并且跨越组件的所有芯片的传统硅中介层。相反，本公开内容的桥接块125仅仅通过与IC芯片105和110的边缘交叠并且与位于IC芯片105和110中的每一个的边缘附近的桥接块接触部120a、120b进行接触，来在IC芯片105与110之间提供接触。如总体上从图1看到的，封装衬底接触部115a、115b显著大于桥接块接触部120a、120b而且被暴露以使得它们能够用于将封装子组件100结合到另一个封装衬底，其中封装衬底接触部115a、115b可以是其上形成有铜柱或焊料块的结合垫。因此，显著较小的桥接块125允许在IC芯片105和110之间互连而不干扰将封装组件结合到一起的结合处理。
[0017]图2示意性地示出了图1的桥接块125的实施例。如在该实施例中看到的，桥接块125包括位于桥接块125的相对的端上的互连的电接触部205a、205b，它们通过迹线或通道(runner) 210互连。电接触部可以是其上可以形成焊料块的结合垫，或者它们可以是铜接触柱，或者可以包括位于结合垫上的焊料块，或者是其它类似的已知结合结构。在其中IC芯片105和110的桥接块接触部120a、120b具有高密度接触部的那些实施例中，电接触部205a、205b也将是高密度接触部，以使得它们可以对应地与IC芯片105和110的高密度接触部匹配。此外，在某些实施例中，它们将具有与桥接块接触部120a、120b相同的间距，如以上所指出的。IC芯片105和110的桥接接触部120a、120b与桥接块125的电接触部205a、205b在IC芯片105和110之间提供了大容量的数据流。
[0018]桥接块125可以包括用在半导体或半导体封装中的硅或其它材料，在其中或其上可以形成迹线与接触部。在采用硅的那些实施例中，已知的使硅变薄处理可以用于制造薄的桥接块125。桥接块125允许在不干扰IC子封装组件的结合的情况下，被用在倒装芯片组件中，以形成最终的IC封装组件，同时在邻近的IC芯片105和110之间提供高度的电连接性。例如，在一种实施例中，桥接块的厚度小于大约60微米。桥接块125充当IC芯片105与110之间的数据传输路径，但是，在其它实施例中，它可以包括有源部件，例如存储器。
[0019]桥接块125表面安装到IC芯片105和110。另外，桥接块125不采用TSV，这降低了处理成本和其它的附加成本。因此，与2.5D组件所使用的全中介层相比，这种器件应当具有较低成本的零部件。如在此以及在权利要求中所使用的，“没有TSV”意味着IC芯片105、110所附连到的桥接块125本身不包括TSV结构。图3示出了图1的IC子封装组件100的另一种实施例300。在该实施例中，IC封装子组件300包括多个如以上关于图2所描述的桥接块125。如所示出的，在这种实施例中，IC芯片105和110的桥接块接触部120a、120b被分成至少第一桥接接触部组305a、305b和第二桥接接触部组310a、310b。如所示出的并且以之前描述过的方式，每个桥接块125电连接到桥接块接触部305a、305b和310a、310b中对应的一组。应当理解，在其它实施例中，可以存在附加的桥接块125，并且在此类实施例中，在每个IC芯片105和110上将存在对应个数的桥接块接触部305a、305b和310a、310b，附加的桥接块125可以连接到这些桥接块接触部。附加的桥接块125在IC芯片105和110之间提供附加的连接，以便改善它们之间的数据传输。[0020]图4示出了 IC封装组件400的另一种实施例，其中图1的子封装组件100的另选实施例被结合到另一个传统的子封装衬底405，以形成封装组件400。该实施例包括多个IC芯片105、110和410、415及以前面关于其它实施例所讨论过的方式电连接这些多个芯片的一个桥接芯片125。尽管所说明的实施例400示出了四个IC芯片105、110、410和415，但是其它实施例包括三个或者多于四个IC芯片的配置。由桥接芯片125电连接的附加IC芯片410和415各自都具有相应的封装衬底接触部410a、415a和桥接块接触部220a、220b(如关于前面的实施例所讨论过的)。正如前面的实施例的那样，桥接块125与IC芯片105、110、410和415部分交叠，如图所示。在该实施例中，桥接块125 (图2)的电接触部205a、205b被分成与连接到一起的IC芯片105、110、410和415相同的个数的组。例如，如果三个IC芯片连接到一起，则通过迹线或通道210互连的电接触部205a、205b将被分成第一组、第二组和第三组，而如果四个IC芯片被互连的话，就将存在四个组，如所示出的，等等。关于该实施例所讨论的所有接触部的属性与配置都与前面关于其它实施例讨论过的那些相同。另外，如以上所讨论的，如果期望的话，包括附加桥接芯片的实施例也可以使用。
[0021]图5示出了集成电路(IC)多芯片封装组件500的一种实施例。该实施例包括图1的IC封装组件100，在该实施例中，IC封装组件100是第一子封装组件505。应当理解，以上讨论过的任何实施例都可以包括在图5的实施例中。由于封装组件100及其各种实施例都在以上讨论过了，因此在此不对它们进行进一步的讨论。但是，组件500还包括第二子封装组件508，该第二子封装组件508具有包括结合垫512和底侧互连部515的第二衬底510。如图5中看到的，第一子封装组件505通过结合接触部520结合到第二子封装组件508的结合垫512，在所说明的实施例中，该结合接触部520是焊料块，但是在其它实施例中也可以是铜柱。桥接块125具有小于结合接触部520厚度的厚度，因此不会干扰将两个子封装组件505和515结合到一起的处理。由此，实现了芯片间的连接，同时保持了较小的轮廓并且不需要中介层或TSV来将IC芯片105和110互连到一起。
[0022]根据图1-5所示的结构，制造方法是显而易见的，所述结构能够使用传统的制造与组装处理来构造。应当理解，在其中提出的制造方法仅仅是出于说明的目的。因此，本公开内容不仅仅限于在此讨论的方法。
[0023]参考图1-5，制造集成电路(IC)多芯片子封装组件100的方法包括获得第一 IC芯片105和第二 IC芯片110，它们各自具有封装衬底接触部115a、115b和桥接块接触部120a、120b。如在此处以及在权利要求中所使用的，“获得”意指内部制造该器件或者从供应商来源获取。还获得桥接块125。桥接块125包括互连的位于其一端上的第一电接触部205a和位于其相对的第二端上的第二电接触部205b。桥接块125的第一电接触部205a结合到第一 IC芯片105的桥接块接触部115a，而桥接块125的第二电接触部205b结合到第二 IC芯片110的桥接块接触部115a。传统的结合处理，例如焊料块或铜柱结合处理可以用于形成结合部。一旦桥接块125电连接到IC芯片105和110，数据传输路径就在IC芯片105和110之间形成。
[0024]在另一种实施例中，该方法还可以包括至少获得具有封装衬底接触部410a和桥接块接触部220a的第三IC芯片410。另外，结合处理还包括将桥接块125的电接触部205a、205b结合到至少第三IC芯片410的桥接块接触部220a、220b。
[0025]在另一种实施例中，第一芯片105和第二 IC芯片110中每一个的桥接接触部120a、120b分别被分成至少第一桥接接触部组305a、305b和第二桥接接触部组310a、310b。在这种实施例中，结合步骤还包括将第二桥接块125a的电接触部结合到第一 IC芯片105和第二 IC芯片110的第二桥接接触部305b、310b。
[0026]第一 IC芯片105和第二 IC芯片110的桥接块接触部120a、120b及桥接块125的电接触部205a、205b可以是每平方毫米具有至少大约100个接触部的高密度接触部。
[0027]在另一种实施例中，该方法还可以包括将IC多芯片封装组件505结合到第二 IC封装组件508。在此类实施例中，第二衬底510具有结合垫512，其中第一芯片105和第二IC芯片110的封装衬底接触部115a、115b通过结合接触部520连接到第二子封装组件508的结合垫512。桥接块125位于第一封装组件和第二封装组件之间并且具有小于结合接触部520厚度的厚度。
[0028]与本申请相关的本领域技术人员将认识到，可以对所描述的实施例进行另外的和进一步的添加、删除、替换与修改。
【权利要求】
1.一种集成电路(IC)多芯片封装组件，包括: 第一 IC芯片，具有封装衬底接触部和桥接块接触部； 第二 IC芯片，具有封装衬底接触部和桥接块接触部；以及 桥接块，与所述第一 IC芯片和所述第二 IC芯片部分交叠并且具有位于其相对的端上的互连的电接触部，所述电接触部接触所述第一 IC芯片和所述第二 IC芯片的所述桥接块接触部，从而将所述第一 IC芯片电连接到所述第二 IC芯片。
2.如权利要求1所述的IC多芯片封装组件，还包括具有封装衬底接触部和桥接块接触部的第三IC芯片，其中所述桥接块进一步与所述第三IC芯片部分交叠，所述桥接块的所述电接触部被分成至少第一组、第二组和第三组，并且其中所述第一组接触所述第一 IC芯片的所述桥接块接触部，所述第二组接触所述第二 IC芯片的所述桥接块接触部，并且所述第三组接触所述第三IC芯片的所述桥接块接触部，从而将所述第三IC芯片电连接到所述第一 IC芯片和所述第二 IC芯片。
3.如权利要求1所述的IC多芯片封装组件，其中所述第一IC芯片和所述第二 IC芯片中的每一个的所述桥接接触部被分成至少第一桥接接触部组和第二桥接接触部组，并且所述桥接块是电连接到所述第一 IC芯片和第二 IC芯片的所述第一桥接接触部组的第一桥接块，并且所述IC多芯片封装组件至少还包括与所述第一 IC芯片和第二 IC芯片部分交叠并且在其相对的端上具有电接触部的第二桥接块，所述电接触部接触所述第一 IC芯片和所述第二 IC芯片的所述第二桥接接触部组。
4.如权利要求1所述的IC多芯片封装组件，其中所述第一IC芯片和第二 IC芯片的所述桥接块接触部和所述桥接块的所述电接触部是高密度接触部。
5.如权利要求1所述的·IC多芯片封装组件，其中所述桥接块在所述第一IC芯片和所述第二 IC芯片之间提供数据传输路径。
6.一种集成电路(IC)多芯片封装组件，包括: 第一子封装组件，包括: 第一 IC芯片，具有封装衬底接触部和桥接块接触部； 第二 IC芯片，具有封装衬底接触部和桥接块接触部；以及 桥接块，与所述第一 IC芯片和所述第二 IC芯片部分交叠并且在其相对的端上具有互连的电接触部，所述电接触部接触所述第一 IC芯片和所述第二 IC芯片的所述桥接块接触部，从而将所述第一 IC芯片电连接到所述第二 IC芯片；以及 第二子封装组件，包括: 具有结合垫的第二衬底，其中所述第一 IC芯片和第二 IC芯片的所述封装衬底接触部通过结合接触部连接到所述第二子封装组件的所述结合垫，所述桥接块具有小于所述结合接触部厚度的厚度并且位于所述第一子封装组件和所述第二子封装组件之间。
7.如权利要求6所述的IC多芯片封装组件，其中所述电连接结构包括焊料块或者铜柱。
8.如权利要求6所述的IC多芯片封装组件，其中所述第一子封装组件还包括具有封装衬底接触部和桥接块接触部的第三IC芯片，其中所述桥接块进一步与所述第三IC芯片部分交叠，所述桥接块的所述电接触部被分成至少第一组、第二组和第三组，并且其中所述第一组接触所述第一 IC芯片的所述桥接块接触部，所述第二组接触所述第二 IC芯片的所述桥接块接触部，并且所述第三组接触所述第三IC芯片的所述桥接块接触部，从而将所述第三IC芯片电连接到所述第一 IC芯片和所述第二 IC芯片。
9.如权利要求6所述的IC多芯片封装组件，其中所述第一IC芯片和所述第二 IC芯片中的每一个的所述桥接接触部被分成至少第一桥接接触部组和第二桥接接触部组并且所述桥接块是电连接到所述第一 IC芯片和所述第二 IC芯片的所述第一桥接接触部组的第一桥接块，并且所述第一 IC多芯片封装组件至少还包括与所述第一 IC芯片和所述第二 IC芯片部分交叠并且在其相对的端上具有电接触部的第二桥接块，所述电接触部接触所述第一 IC芯片和第二 IC芯片的所述第二桥接接触部组。
10.如权利要求6所述的IC多芯 片封装组件，其中所述桥接块没有穿通硅通路(TSV)。
【文档编号】H01L25/065GK103824843SQ201310416249
【公开日】2014年5月28日 申请日期:2013年9月13日 优先权日:2012年11月13日
【发明者】D·E·霍克, J·W·奥森巴赫, J·C·帕克 申请人:Lsi公司