一种CompactRIO的HDLC通信模块的制作方法
【专利摘要】本发明涉及一种CompactRIO的HDLC通信模块，包括HDLC通信模块、CompactRIO实时控制器两部分，HDLC通信模块中有一个用FPGA来开发的桥接芯片、存储记忆功能的EERPOM和串口转换芯片、R485接口芯片组成。应用RS485协议作为通信的物理层，数据交换通过自定义的SPI总线实现，对外有两路通讯接口，实现两路HDLC协议通信功能，并且支持通信波特率最大10M范围可调。该模块是控制器结合嵌入式测控系统，用于实现城市轨道交通列车监控系统和具有HDLC接口的子系统之间的通信互联。本发明可广泛应用于铁路列车、城市轨道交通车辆等控制领域。具有设计简单、使用简易、功能针对性强、性能可靠的特点。
【专利说明】—种CompactR 10的HDLC通信模块
【技术领域】
[0001]本发明涉及一种用于城市轨道交通列车自定义通信模块，特别涉及一种针对CompactRIO控制器开发的CompactRIO的HDLC通信模块。可广泛应用于铁路列车、城市轨道交通车辆等控制领域。
【背景技术】
[0002]上世纪七十年代开始，HDLC (High-Level Data Link Control高级数据链协议路控制)开始应用于工业技术数据的逻辑传输领域，在目前的应用领域中，列车尤其是城市轨道交通列车，由于长期移动运行、运行环境面临各种电磁干扰等因素对信号传输的效率和可靠性要求越来越高，传统HDLC通信模块技术在国内轨道交通快速发展背景下需要不断提高传输能力，在满足各种控制、人性化功能要求增加的同时，更要确保信号传输的效率和可靠性。
[0003]CompactRIO是一种小巧而坚固的工业化控制和采集系统，采用可重新配置1/0 (reconfigurable 1/0,缩写为 R10)和 FPGA(Field — Programmable Gate Array,现场可编程门阵列)技术实现超高性能和自定义功能。CompactRIO包含一个实时控制器与可重新配置的FPGA芯片。
[0004]目前城市轨道交通系统中有一些进口设备如牵引系统，辅助系统等设备大都具备提供HDLC接口。为了完成与这些系统的数据交换，就要求列车监控系统中具备HDLC的通信接口，目前CompactRIO现有的模块当中没有支持HDLC协议的模块。本发明的研发成功，标志着在CompactRIO的模块当中实现支持HDLC协议的功能。填补了国内这这一【技术领域】的空白。
【发明内容】
[0005]本发明主要目的在于解决上述问题和不足，提供一种能够支持HDLC协议功能的CompactRIO的HDLC通信模块。
[0006]为实现上述目的，本发明的技术方案是:
[0007]一种CompactRIO的HDLC通信模块，包括FPGA芯片、HDLC芯片、RS485接口芯片；
[0008]所述FPGA芯片分别连接所述HDLC芯片和CompactRIO，用于HDLC芯片和CompactRIO的数据交换；
[0009]所述RS485接口芯片分别连接所述HDLC芯片和通信接口，用于与具有HDLC接口的系统通信；
[0010]所述FPGA芯片上设置有HDLC芯片控制模块、HDLC通信数据预处理模块，所述CompactRIO将数据发送到FPGA芯片的数据缓存中，所述FPGA芯片控制HDLC芯片启动，并将处理后的数据发送到HDLC芯片，所述HDLC芯片将数据通过所述RS485接口芯片发出。
[0011]进一步，还包括EEPR0M芯片，所述EEPR0M芯片与CompactRIO连接，用于CompactRIO识别所述HDLC通信模块。[0012]进一步，所述FPGA芯片与CompactRIO通过SPI通信总线连接，在所述FPGA芯片上设置有SPI通信模块。
[0013]进一步，所述RS485接口芯片设置两个，分别连接所述HDLC芯片。
[0014]进一步，所述RS485接口芯片连接所述FPGA芯片，在所述FPGA芯片上设置RS485收发控制模块，用于控制所述RS485接口芯片的收发。
[0015]综上所述，本发明所述的一种CompactRIO的HDLC通信模块，针对CompactRIO支持自定义开发的功能，通过在FPGA芯片上设置SPI通信模块，HDLC芯片控制模块，RS485收发控制模块，HDLC通信数据预处理模块，从而实现了 HDLC芯片与CompactRIO之间高效率的数据交换。通过使用FPGA芯片来充当桥接芯片，设计更灵活，集成传输与处理数据更可靠，具有设计简单、使用简易、功能针对性强、性能可靠的特点。
【专利附图】
【附图说明】
[0016]图1本发明HDLC通信模块示意图；
[0017]图2本发明通信模块的工作流程图。
【具体实施方式】
[0018]下面结合附图与【具体实施方式】对本发明作进一步详细描述:
[0019]如图1所示，一种CompactRIO的HDLC通信模块，主要用于轨道车辆系统中，特别是具有HDLC接口的轨道车辆系统设备与车轮监控系统之间的数据交换。
[0020]一种CompactRIO的HDLC通信模块，包括FPGA芯片、HDLC芯片、RS485接口芯片和EEPR0M 芯片。
[0021]FPGA芯片与CompactRIO通过SPI通信总线连接，另与HDLC芯片连接，用于HDLC芯片和NI CompactRIO的数据交换。
[0022]RS485接口芯片分别连接所述HDLC芯片和通信接口，用于与具有HDLC接口的系统通信。并且RS485接口芯片还与FPGA芯片连接，FPGA芯片控制RS485接口芯片的收发。通过使用RS485芯片，将HDLC的TTL电平信号转换为差分的电平信号，以满足轨道车辆设备对于传输信号的要求。并且使用RS485协议作为通信的物理层，提高了传输效率。
[0023]EEPR0M芯片与CompactRIO连接，用于CompactRIO识别所述HDLC通信模块。设计时在EEPR0M芯片中存储vendor ID、product ID、and serial number等信息，该信息符合CompactRIO 系列产品中关于 vendor ID、product ID and serial number 等信息的规范要求，可以与现有系统完全兼容，每次CompactRIO上电时，CompactRIO通过SPI总线读取这些状态信息，用以识别模块身份、显示模块状态。
[0024]在所述FPGA芯片上设置有SPI通信模块、HDLC芯片控制模块、HDLC通信数据预处理模块、RS485收发控制模块。在本实施例中，使用VHDL语言在FPGA芯片中开发实现了SPI通信功能，HDLC协议芯片控制功能，RS485收发控制，HDLC通信数据预处理功能。
[0025]通过SPI通信模块，FPGA芯片实现了与CompactRIO的通讯；通过HDLC芯片控制模块，FPGA芯片实现了对HDLC芯片的控制；通过HDLC通信数据预处理模块，实现了对CompactRIO所发送的信息进行处理的功能；通过RS485收发控制模块，FPGA芯片对RS485接口芯片发送使能控制，从而控制RS485接口芯片的收发。[0026]在本实施例中，RS485接口芯片设置两个，分别连接所述HDLC芯片。RS485接口芯片所连接的通信接口为DB9通信接口。
[0027]本发明所述的通信模块与CompactRIO之间的数据交换通过自定义的SPI总线实现，数据交换的主要内容为:
[0028]CompactRIO通过SPI总线读取存储在EEPR0M中的信息,信息的内容包括vendorID、product ID、and serial number。该信息用于 CompactRIO 识别模块身份。
[0029]CompactRIO通过SPI总线对本HDLC通信模块进行初始化的设置，主要有HDLC的通信波特率，HDLC帧头与帧尾的形式，HDLC校验的参数等。
[0030]CompactRIO通过SPI总线发送、接收数据帧。
[0031]本HDLC通信模块和CompactRIO之间通过SPI通信总线链接，对外有2路通信接口，即HDLC协议通讯接口。需要通信的数据通过SPI通信总线发送给FPGA芯片，FPGA芯片将传输控制功能与处理功能分离完成数据的收发。
[0032]如图2所示，本发明的工作流程为:
[0033]l、CompactR10上电时，在CompactRIO上的底层驱动程序通过SPI通信总线自动读取位于EEPR0M芯片中存储vendor ID、product ID and serial number等信息，作为该模块身份识别的依据。如果身份识别正确，可以在CompactRIO上显示正确的该模块的型号。
[0034]2、在CompactRIO上的初始化程序将对本HDLC通信模块进行初始化配置，配置的内容包括HDLC通信的周期，HDLC通信的波特率，HDLC通信中CRC校验的参数设置及HDLC通信中帧头及帧尾的设置等。
[0035]3、初始化完成后，CompactRIO发出HDLC通信使能信号，并把需要通信的数据通过SPI通信总线发送的FPGA芯片的数据缓存中，FPGA芯片启动HDLC芯片，将数据重新整理后发送给HDLC芯片，HDLC芯片通过RS485接口芯片和DB9通信接口完成数据的发送。FPGA芯片读取到HDLC芯片有数据收到时，立即将数据转发给CompactRIO，这样就完成了一次数据收发。CompactRIO不断更新需要发送的数据，FPGA芯片按照步骤2中设置通信周期不断循环收发数据。
[0036]4、当CompactRIO发现该模块数据错误时,CompactRIO可以发指令给FPGA芯片重新初始化该模块功能，使其重新启动，从故障中恢复。
[0037]通过上述结构和工作流程可知，本HDLC通信模块，具有自定义配置功能，在模块开始工作前，首先要配置模块参数，包括通信波特率设置，CRC校验初始值设置，开头同步帧头的个数设置等。本HDLC通信模块可实现最大10M的通信波特率，内部具有DPLL时钟再生功能，可以最大限度的保证即使通信波特率出现一定的误差，仍然能够接收到正确的数据，确保可靠性。本HDLC通信模块具有两路完全独立的HDLC通道，两路通道可分别设置通信波特率、CRC校验等参数。并且两路通道可一起使用，实现与单个子系统通信双路冗余功能。本HDLC通信模块还具有过电压保护及过电流保护功能，其外部电路的故障不会导致模块损坏。并且通信模块是应用在嵌入式系统中，便于屏蔽，提高了抗干扰性能。
[0038]综上所述，本发明所述的一种CompactRIO的HDLC通信模块，针对CompactRIO支持自定义开发的功能，通过在FPGA芯片上设置SPI通信模块，HDLC芯片控制模块，RS485收发控制模块，HDLC通信数据预处理模块，从而实现了 HDLC芯片与CompactRIO之间高效率的数据交换。通过使用FPGA芯片来充当桥接芯片，设计更灵活，集成传输与处理数据更可靠，具有设计简单、使用简易、功能针对性强、性能可靠的特点。
[0039]如上所述，结合附图所给出的方案内容，可以衍生出类似的技术方案。但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
【权利要求】
1.一种CompactRIO的HDLC通信模块，其特征在于:包括FPGA芯片、HDLC芯片、RS485接口芯片；所述FPGA芯片分别连接所述HDLC芯片和CompactRIO，用于HDLC芯片和CompactRIO的数据交换；所述RS485接口芯片分别连接所述HDLC芯片和通信接口，用于与具有HDLC接口的系统通信；所述FPGA芯片上设置有HDLC芯片控制模块、HDLC通信数据预处理模块，所述CompactRIO将数据发送到FPGA芯片的数据缓存中，所述FPGA芯片控制HDLC芯片启动，并将处理后的数据发送到HDLC芯片，所述HDLC芯片将数据通过所述RS485接口芯片发出。
2.根据权利要求1所述的一种CompactRIO的HDLC通信模块，其特征在于:还包括EEPR0M芯片，所述EEPR0M芯片与CompactRIO连接，用于CompactRIO识别所述HDLC通信模块。
3.根据权利要求1所述的一种CompactRIO的HDLC通信模块，其特征在于:所述FPGA芯片与CompactRIO通过SPI通信总线连接，在所述FPGA芯片上设置有SPI通信模块。
4.根据权利要求1所述的一种CompactRIO的HDLC通信模块，其特征在于:所述RS485接口芯片设置两个，分别连接所述HDLC芯片。
5.根据权利要求1所述的一种CompactRIO的HDLC通信模块，其特征在于:所述RS485接口芯片连接所述FPGA芯片，在所述FPGA芯片上设置RS485收发控制模块，用于控制所述RS485接口芯片的收发。
【文档编号】H04L12/02GK103685275SQ201310692882
【公开日】2014年3月26日 申请日期:2013年12月17日 优先权日:2013年12月17日
【发明者】田照耀, 焦京海, 马云双, 彭云龙, 车聪聪, 龚明 申请人:南车青岛四方机车车辆股份有限公司