电容阵列的制作方法
【专利摘要】本发明提供一种电容阵列，包括基体、第一电极和第二电极。所述第一电极和第二电极均呈梳状，设于所述基体的上表面；第一电极的齿部和第二电极的齿部相互交错分布，第一电极的根部和第二电极的根部相对而设于基体上表面；在第一电极和第二电极的齿部与齿部之间，以及齿部与根部之间均设有绝缘介质条；在第二电极的每一条齿部下方的基体中均设有一个或多个间隔的单体电容；各单体电容的两个电极分别引接至第一电极和第二电极，形成电容并联结构。各单体电容为沟槽电容。本发明提供了高电容值、低寄生电感的电容阵列，第一电极和第二电极形成互相叉指的结构，可以减小高频的临近效应，使电容的高频性能更好。
【专利说明】电容阵列
【技术领域】
[0001 ] 本发明涉及电子器件领域，尤其是一种高密度低电感的电容阵列。
【背景技术】
[0002]电子产品中很多地方要求电容密度大，寄生电感低，以用于高频下的退偶，但是这种技术目前存在以下问题:
1.大容值电容难以在高频下应用。
[0003]2.小容值电容可用于高频但容值小，很多场合下不满足需求。
[0004]退耦电容器广泛地用于各种电子系统中，它一般连接于电子系统中的供电网络中的电源与地之间，利用电容频率越高阻抗越小的原理，将电源网络中的高频噪声减少，从而对电源网络中的噪声起到抑制作用。
[0005]实际应用中，由于电容器固有的寄生电感和电阻，任何一种电容器都不可能做到从低频到高频的全频段退耦。一般来说，电容器容值越大，对低频退耦效果就越好，但是体积就越大，寄生电感和电阻也越大，对高频的退耦效果就越差；电容器容值越小，体积就越小，寄生电感和电阻就越小，因此可用于高频，但由于容值小，低频退耦效果就差。
[0006]为满足宽带退耦，一般是将多个不同容值的电容器并联起来，大容值电容器对低频分量退耦，小容值电容器对高频分量退耦。这种解决方案对电子系统空间没有限制时是可行的，但对电子系统空间有严格限制时就不可行。
【发明内容】
[0007]本发明的目的在于提供一种高电容值、低寄生电感且适用于高频应用的电容阵列。本发明采用的技术方案是:
一种电容阵列，包括基体、第一电极和第二电极。
[0008]所述第一电极和第二电极均呈梳状，设于所述基体的上表面；第一电极的齿部和第二电极的齿部相互交错分布，第一电极的根部和第二电极的根部相对而设于基体上表面；
在第一电极和第二电极的齿部与齿部之间，以及齿部与根部之间均设有绝缘介质条；在第二电极的每一条齿部下方的基体中均设有一个或多个间隔的单体电容；各单体电容的两个电极分别弓I接至第一电极和第二电极，形成电容并联结构。
[0009]进一步地，所述单体电容为沟槽电容，形成于第二电极齿部下的基体中的沟槽阵列中，在所述沟槽阵列的沟槽中以及沟槽之间的顶部均形成有反型层；所述反型层上方沉积有第二欧姆接触金属，构成沟槽电容的上电极；沟槽电容的下电极为基体材料，所述第一电极和第二电极分别电连接所述沟槽电容的下电极和上电极。
[0010]具体地，在所述第一电极的齿部和根部下方的基体表面沉积有第一欧姆接触金属，第一欧姆接触金属上沉积有第一顶层金属以形成上述的第一电极，并使得第一电极与各沟槽电容的下电极形成欧姆接触； 所述第二电极包括第二顶层金属，所述第二金属顶层沉积在所述沟槽电容上电极之上并连通所有沟槽电容的上电极。
[0011]进一步地，所述第一电极的各齿部平行，所述第二电极的各齿部平行，第一电极的齿部与第二电极的齿部平行。
[0012]进一步地，所述第一电极的根部与第二电极的根部平行。
[0013]本发明的优点:本电容阵列的单体电容采用沟槽电容，可增大单体电容的电容值。单体电容并联后，可实现多个电容容值的叠加，寄生电感的减小。电容阵列的第一电极和第二电极形成互相叉指的结构，可以减小高频的临近效应，使电容的高频性能更好。
【专利附图】
【附图说明】
[0014]图1为本发明的结构组成示意图。
[0015]图2为图1中沿A-A向剖面示意图。
【具体实施方式】
[0016]下面结合具体附图和实施例对本发明作进一步说明。
[0017]如图1、图2所示:
一种电容阵列，包括基体100、第一电极101和第二电极102,所述第一电极101和第二电极102均呈梳状，设于所述基体100的上表面。梳状即日常所用的梳子形状，具有多个齿部和连接多个齿部的根部。第一电极101的齿部和第二电极102的齿部相互交错分布，形成状似叉指的结构，第一电极101的根部和第二电极102的根部相对而设于基体100上表面；
在第一电极101和第二电极102的齿部与齿部之间，以及齿部与根部之间均设有绝缘介质条202 ；
在第二电极102的每一条齿部下方的基体100中均设有一个或多个间隔的单体电容103 ;各单体电容103的两个电极分别引接至第一电极101和第二电极102，形成电容并联结构。
[0018]所述单体电容103为沟槽电容，形成于第二电极102齿部下的基体100中的沟槽阵列中，在所述沟槽阵列的沟槽中以及沟槽之间的顶部均形成有反型层203 ;所述反型层203上方沉积有第二欧姆接触金属206，构成沟槽电容的上电极；沟槽电容的下电极为基体材料。所述第一电极101和第二电极102分别电连接所述沟槽电容的下电极和上电极。
[0019]具体地，在所述第一电极101的齿部和根部下方的基体100表面沉积有第一欧姆接触金属204,在第一欧姆接触金属204上沉积有第一顶层金属205以形成上述的第一电极101，并使得第一电极101与各沟槽电容的下电极形成欧姆接触；
所述第二电极102包括第二顶层金属201，所述第二金属顶层201沉积在所述沟槽电容上电极之上并连通所有沟槽电容的上电极。
[0020]优选地，所述第一电极101的各齿部平行，所述第二电极102的各齿部平行，第一电极101的齿部与第二电极102的齿部平行。
[0021]优选地，所述第一电极101的根部与第二电极102的根部平行。
[0022]下面对本发明的电容阵列的形成作一说明，具体如下: 1.首先在基体100的材料上刻蚀出一定深度的矩形或者圆形的沟槽阵列，沟槽阵列有许多个，呈多行间隔排列。每个沟槽阵列内具有多道沟槽，每个沟槽阵列用于形成单个沟槽电容。基体100采用重掺杂的半导体材料。
[0023]2.然后在沟槽区域的基体材料上形成反型层203，反型层203分布在沟槽阵列的沟槽中以及沟槽之间的顶部。反型层203采用和基体100掺杂特性相反的半导体材料，该反型层203所在区域也就是单体电容103 (沟槽电容)的有效区域。基体材料就是沟槽电容的下电极。
[0024]3.在反型层203区域四周的基体100表面沉积绝缘介质材料，如二氧化硅，形成绝缘介质条202，用于将后续将要形成的第一电极101和第二电极102电学绝缘。
[0025]4.在反型层203的上方沉积金属铝以形成欧姆接触，反型层203上方沉积的金属铝即为第二欧姆接触金属206，构成了沟槽电容的上电极。
[0026]5.在沟槽电容所在行两边侧的基体材料上，以及沟槽电容所在行顶侧的基体材料上均沉积金属铝形成欧姆接触，此处的金属铝即为第一欧姆接触金属204，第一欧姆接触金属204与沟槽电容所在行之间有绝缘介质条202阻隔。第一欧姆接触金属204呈梳状分布。
[0027]6.在第一欧姆接触金属204上沉积第一顶层金属205以形成第一电极101,第一顶层金属205随第一欧姆接触金属204呈梳状分布。
[0028]在反型层203上方的第二欧姆接触金属206上沉积第二顶层金属201，并且第二顶层金属201将所有沟槽电容的上电极(即反型层203上方的第二欧姆接触金属206)互连，形成第二电极102 ;第二顶层金属201亦呈梳状分布，并和第一顶层金属205呈交错状分布。
[0029]在这一步中，每个单体电容103形成了并联结构。
[0030]第一顶层金属205和第二顶层金属201均米用金属金，以防止金属招的氧化，并易于外部焊接。
[0031]从上述电容阵列的结构可以看出，该电容阵列将多个沟槽单体电容的下电极通过沉积金属电学连接在一起，形成第一电极101，将多个沟槽单体电容的上电极通过沉积金属电学连接在一起，形成第二电极102。这样可以将多个单体电容103天然地并联在一起，形成多个沟槽电容并联的状态，从而获得一个高电容值，低寄生电感的电容阵列结构。
[0032]单体电容103为沟槽电容，沟槽可以扩大电容的有效面积，从而增大单体电容103的电容值。
[0033]每个沟槽单体电容都有自己的上下电极，本实施例中，所有单体电容的下电极就是基体材料，可以形成一个天然的连接，并引出形成电容阵列的第一电极101。通过步骤6中沉积金属金可以将多个单体电容的上电极连接在一起，形成了电容阵列的第二电极102。
[0034]该电容阵列在完成单体电容并联后，可实现多个电容容值的叠加，寄生电感的减小，从而获得一个高电容值，低寄生电感的电容阵列结构。
[0035]电容阵列的第一电极101和第二电极102形成互相叉指的结构，可以减小高频的临近效应，使电容的高频性能更好。
【权利要求】
1.一种电容阵列,包括基体(100)、第一电极(101)和第二电极(102),其特征在于: 所述第一电极(101)和第二电极(102)均呈梳状，设于所述基体(100)的上表面；第一电极(101)的齿部和第二电极(102)的齿部相互交错分布，第一电极(101)的根部和第二电极(102)的根部相对而设于基体(100)上表面； 在第一电极(101)和第二电极(102)的齿部与齿部之间，以及齿部与根部之间均设有绝缘介质条(202)； 在第二电极(102)的每一条齿部下方的基体(100)中均设有一个或多个间隔的单体电容(103);各单体电容(103)的两个电极分别引接至第一电极(101)和第二电极(102)，形成电容并联结构。
2.如权利要求1所述的电容阵列，其特征在于:所述单体电容(103)为沟槽电容，形成于第二电极(102)齿部下的基体(100)中的沟槽阵列中，在所述沟槽阵列的沟槽中以及沟槽之间的顶部均形成有反型层(203);所述反型层(203)上方沉积有第二欧姆接触金属(206)，构成沟槽电容的上电极；沟槽电容的下电极为基体材料；所述第一电极(101)和第二电极(102)分别电连接所述沟槽电容的下电极和上电极。
3.如权利要求2所述的电容阵列，其特征在于:在所述第一电极(101)的齿部和根部下方的基体(100)表面沉积有第一欧姆接触金属(204)，第一欧姆接触金属(204)上沉积有第一顶层金属(205)以形成上述的第一电极(101)，并使得第一电极(101)与各沟槽电容的下电极形成欧姆接触； 所述第二电极(102)包括第二顶层金属(201)，所述第二金属顶层(201)沉积在所述沟槽电容上电极之上并连通所有沟槽电容的上电极。
4.如权利要求3所述的电容阵列，其特征在于:所述第一顶层金属(205)和第二顶层金属(201)均米用金属金。
5.如权利要求1所述的电容阵列，其特征在于:所述第一电极(101)的各齿部平行，所述第二电极(102)的各齿部平行，第一电极(101)的齿部与第二电极(102)的齿部平行。
6.如权利要求1所述的电容阵列，其特征在于:所述第一电极(101)的根部与第二电极(102)的根部平行。
【文档编号】H01L27/08GK103474429SQ201310429946
【公开日】2013年12月25日 申请日期:2013年9月18日 优先权日:2013年9月18日
【发明者】王惠娟, 于大全, 谢慧琴 申请人:华进半导体封装先导技术研发中心有限公司