半导体器件的制作方法
【专利摘要】一种半导体器件的制作方法，包括：提供半导体衬底；在所述半导体衬底表面形成介质层、位于介质层表面的阻挡层以及位于阻挡层表面的牺牲膜；依次刻蚀所述牺牲膜、阻挡层和介质层，在半导体衬底表面形成替代栅极结构，所述替代栅极结构包括：位于半导体衬底表面的栅介质层、位于栅介质层表面的刻蚀阻挡层和位于刻蚀阻挡层表面的牺牲层；对所述刻蚀阻挡层进行氮化处理。本发明降低了半导体器件的等效栅氧化层厚度，优化了半导体器件的电学性能，提高半导体器件的可靠性。
【专利说明】半导体器件的制作方法
【技术领域】
[0001]本发明涉及半导体制作领域，特别涉及半导体器件的制作方法。
【背景技术】
[0002]集成电路尤其超大规模集成电路的主要半导体器件是金属-氧化物-半导体场效应管(M0S晶体管)。随着集成电路制作技术的不断发展，半导体器件技术节点不断减小，半导体器件的几何尺寸遵循摩尔定律不断缩小。当半导体器件尺寸减小到一定程度时，各种因为半导体器件的物理极限所带来的二级效应相继出现，半导体器件的特征尺寸按比例缩小变得越来越困难。其中，在半导体器件以及半导体制作领域，最具挑战性的是如何解决半导体器件漏电流大的问题。半导体器件的漏电流大，主要是由传统栅介质层厚度不断减小所引起的。
[0003]当前提出的解决方法是，采用高k栅介质材料代替传统的二氧化硅栅介质材料，由于高k栅介质材料具有更低的等效栅氧化层厚度，对于给定的等效栅氧化层厚度，采用高k栅介质材料可以使得晶体管的漏电流减小几个数量级；使用高k材料作为栅介质层时，采用金属作为栅电极，以避免高k材料与传统栅电极材料发生费米能级钉扎效应以及硼渗透效应。高k金属栅的引入，减小了半导体器件的漏电流。
[0004]尽管高k金属栅极的引入一定程度上能够减小半导体器件的漏电流，但是，由于半导体器件的形成工艺难以控制，形成的半导体器件漏电流大以及可靠性差的问题仍然存在。
【发明内容】
[0005]本发明解决的问题是提供一种优化的半导体器件的形成方法，使得半导体器件具有更低的等效栅氧化层厚度，减小半导体器件的漏电流，从而提高半导体器件的电学性能。
[0006]为解决上述问题，本发明提供一种半导体器件的制作方法，包括:提供半导体衬底；在所述半导体衬底表面形成介质层、位于介质层表面的阻挡层以及位于阻挡层表面的牺牲膜；依次刻蚀所述牺牲膜、阻挡层和介质层，在半导体衬底表面形成替代栅极结构，所述替代栅极结构包括:位于半导体衬底表面的栅介质层、位于栅介质层表面的刻蚀阻挡层和位于刻蚀阻挡层表面的牺牲层；对所述刻蚀阻挡层进行氮化处理。
[0007]可选的，所述氮化处理的具体工艺参数为:反应腔室内通入NH3，且NH3流量为50至5000sccm，反应腔室温度为200度至650度，反应腔室压强为I毫托至50托。
[0008]可选的，所述阻挡层的材料为氮化钛。
[0009]可选的，所述阻挡层的厚度为10埃至50埃。
[0010]可选的，对所述刻蚀阻挡层进行氮化处理后，还包括步骤:在所述半导体衬底表面形成偏移侧墙，且所述偏移侧墙位于替代栅极结构两侧。
[0011]可选的，所述偏移侧墙的材料为氮化硅。
[0012]可选的，所述偏移侧墙的形成过程为:形成覆盖半导体衬底表面及替代栅极结构的侧墙膜，对所述侧墙膜进行回刻蚀工艺，形成偏移侧墙，所述偏移侧墙位于半导体衬底表面且位于替代栅极结构两侧。
[0013]可选的，所述侧墙膜的形成和所述氮化处理在同一个反应腔室中进行。
[0014]可选的，采用化学气相沉积工艺形成所述侧墙膜。
[0015]可选的，所述化学气相沉积工艺的具体工艺参数为:向反应腔室内通入硅源气体和氮源气体，所述硅源气体为SiH4、SiH2Cl2或Si2Cl6，氮源气体为NH3，其中，硅源气体流量为1sccm至5000sccm,氮源气体流量为20sccm至15000sccm,反应腔室温度为200度至650度，反应腔室压强为I毫托至50托。
[0016]可选的，所述栅介质层为单层结构或多层结构。
[0017]可选的，所述栅介质层为单层结构时，所述栅介质层包括位于半导体衬底表面的栅氧化层；所述栅介质层为多层结构时，所述栅介质层包括:位于半导体衬底表面的界面层以及位于界面层表面的栅氧化层。
[0018]可选的，所述栅氧化层的材料为氧化硅或高k介质材料。
[0019]可选的，所述高k 介质材料为 Hf02、HfS1, HfS1N, HfTaO, HfT1, HfZrO, ZrO2 或
Al2O3U
[0020]可选的，所述栅导电层的材料为多晶硅或金属。
[0021]可选的，所述替代栅极结构的形成过程为:在所述牺牲膜表面依次形成掩膜层以及位于掩膜层表面的光刻胶层，所述光刻胶层具有对应替代栅极结构的图形，以所述光刻胶层为掩膜，依次刻蚀掩膜层、牺牲膜、阻挡层和介质层，形成替代栅极结构，去除光刻胶层。
[0022]可选的，采用灰化工艺或湿法清洗工艺去除所述光刻胶层。
[0023]与现有技术相比，本发明的技术方案具有以下优点:
[0024]本发明提供的技术方案，在替代栅极结构形成后，对刻蚀阻挡层进行氮化处理，增加了刻蚀阻挡层侧壁区域氮原子的含量，所述氮原子含量的增加，有利于增大刻蚀阻挡层的介电常数，而等效栅氧化层厚度与介电常数成反比，因此半导体器件等效栅氧化层厚度得到减小，从而提高半导体器件的可靠性，减小半导体器件的漏电流。
[0025]进一步，本发明实施例中，采用了优化的工艺:向反应腔室内通入NH3 ;所述順3不仅提高了刻蚀阻挡层中氮原子含量，提高刻蚀阻挡层的介电常数，减小半导体器件的等效栅氧化层厚度；所述NH3中的氢原子也对刻蚀阻挡层进行了还原处理，氢原子与刻蚀阻挡层中的氧原子反应，使得氧原子脱离刻蚀阻挡层，进一步提高刻蚀阻挡层的介电常数，进一步减小了半导体器件的等效栅氧化层厚度。等效栅氧化层厚度的减小，有利于减小半导体器件的漏电流，改善半导体器件的电学性能。
[0026]更进一步的，在所述半导体衬底表面形成有偏移侧墙，所述偏移侧墙位于栅极结构两侧；所述偏移侧墙的形成有利于抑制半导体器件的短沟道效应，所述偏移侧墙还可以保护刻蚀阻挡层不被后续工艺所述氧化，提供半导体器件的可靠性；且所述偏移侧墙形成过程中，侧墙膜牺牲膜与氮化处理在同一个反应腔室内进行，避免了刻蚀阻挡层被反应腔室外环境中的氧气所氧化，且减少了半导体器件进出反应腔室的时间，提高了半导体器件制作效率。
【专利附图】
【附图说明】
[0027]图1为前栅工艺形成半导体器件的流程示意图；
[0028]图2为后栅工艺形成半导体器件的流程示意图；
[0029]图3至图9为本发明一实施例半导体器件制作过程的剖面结构示意图。
【具体实施方式】
[0030]由【背景技术】可知，现有技术形成的半导体器件仍存在漏电流大以及可靠性差的问题。
[0031]为此，针对半导体器件的形成工艺进行研究，发现半导体器件的形成工艺分为前棚工艺(Gate First)和后棚工艺(Replacement Gate)。
[0032]采用前栅工艺形成半导体器件包括如下步骤，请参考图1:步骤S11、提供半导体衬底；步骤S12、在所述半导体衬底表面依次形成介质层和导电层；步骤S13、在所述导电层表面形成图形化的掩膜层；步骤S14、以所述掩膜层为掩膜，依次刻蚀导电层和介质层，在所述半导体衬底表面形成栅极结构，所述栅极结构包括:位于半导体衬底表面的栅介质层以及位于栅介质层表面的栅导电层；步骤S15、在所述半导体衬底表面形成偏移侧墙，所述偏移侧墙位于栅极结构两侧；步骤S16、以所述偏移侧墙为掩膜，对栅极结构两侧的半导体衬底进行掺杂，形成扩展区；步骤S17、在所述半导体衬底表面形成侧墙，所述侧墙位于偏移侧墙两侧；步骤S18、以所述侧墙为掩膜，对栅极结构两侧的半导体衬底内进行掺杂，形成重掺杂区；步骤S19、对所述半导体衬底进行退火处理。
[0033]由于前栅工艺中，栅极结构形成后，后续工艺中形成重掺杂区等工艺具有多次热处理工艺，所述热处理工艺容易导致栅极结构中的栅导电层中的金属离子扩散至栅介质层中，导致栅介质层的可靠性变差，半导体器件的漏电流增大。而后栅工艺中，栅导电层是在重掺杂区形成之后形成的，减少了栅导电层受热处理工艺的影响，提高了形成半导体器件的可靠性，减小了半导体器件的漏电流。
[0034]由上述分析可知，后栅工艺在半导体器件形成工艺中更有利于形成具有高可靠性的半导体器件。
[0035]采用后栅工艺形成半导体器件包括如下步骤，请参考图2:步骤S21、提供半导体衬底；步骤S22、在所述半导体衬底表面依次形成介质层、阻挡层和牺牲膜；步骤S23、在所述牺牲膜表面依次形成掩膜层以及位于掩膜层表面的光刻胶层，且所述光刻胶层具有对应替代栅极结构的图案；步骤S24、以所述光刻胶层为掩膜，依次刻蚀所述掩膜层、牺牲膜、阻挡层和介质层，在半导体衬底表面形成替代栅极结构，所述替代栅极结构包括:位于半导体衬底表面的栅介质层、位于栅介质层表面的刻蚀阻挡层以及位于刻蚀阻挡层表面的牺牲层；步骤S25、去除光刻胶层；步骤S26、在替代栅极结构两侧的半导体衬底内形成重掺杂区，对所述半导体衬底进行退火处理；步骤S27、形成覆盖半导体衬底表面的层间介质层，且所述层间介质层顶部与牺牲层顶部齐平；步骤S28、去除所述牺牲层，形成凹槽；步骤S29、形成填充所述凹槽的栅导电层。
[0036]采用后栅工艺形成半导体器件时，在栅导电层形成之前，半导体器件的重掺杂区以及退火工艺完成，因此栅导电层中的金属离子经历的退火处理工艺次数少，栅导电层中的金属离子不易扩散至栅介质层中。但是，采用后栅工艺形成的半导体器件，仍存在漏电流大且可靠性差的问题，半导体器件的电学性能仍有待提高。
[0037]针对采用后栅工艺形成半导体器件的工艺进行进一步研究发现，去除光刻胶层的工艺为灰化工艺或灰化工艺和湿法清洗工艺相结合。由于灰化或湿法清洗工艺中存在氧原子，去除光刻胶的工艺过程中，刻蚀阻挡层的侧壁暴露在氧环境下，因此，刻蚀阻挡层侧壁处的材料会被工艺中的氧原子氧化，刻蚀阻挡层的材料发生改变，导致刻蚀阻挡层的介电常数减小，进而导致半导体器件的等效栅氧化层厚度增加，造成半导体器件的漏电流增大，可靠性变差。
[0038]同时，刻蚀形成替代栅极结构的刻蚀工艺为干法刻蚀，所述干法刻蚀工艺也可能造成刻蚀阻挡层侧壁材料被氧化，导致半导体器件的漏电流增大且可靠性变差。
[0039]并且，当替代栅极结构形成后，具有替代栅极结构的半导体衬底被置于空气中，空气中的氧气也会导致刻蚀阻挡层的侧壁处的材料被氧化，且半导体衬底置于空气中的时间越长，替代栅极结构中氧元素含量越多，替代栅极结构中刻蚀阻挡层侧壁处的材料被氧化的程度越大。
[0040]刻蚀阻挡层侧壁处的材料被氧化后，刻蚀阻挡层的介电常数减小；而等效栅氧化层厚度与介电常数成反比，当刻蚀阻挡层的介电常数减小时，也会导致半导体器件的等效栅氧化层厚度变大，半导体器件的可靠性降低，且漏电流增加，半导体器件的电学性能变差。
[0041]为此，本发明提供一种半导体器件的制作方法，在形成替代栅极结构后，对替代栅极结构的刻蚀阻挡层进行氮化处理，提高刻蚀阻挡层中氮含量，从而提高刻蚀阻挡层的介电常数，减小等效栅氧化层厚度，提高半导体器件的可靠性，减小半导体器件的漏电流，优化半导体器件的电学性能。
[0042]为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
[0043]图3至图9为本发明一实施例半导体器件制作过程的剖面结构示意图。
[0044]请参考图3，提供半导体衬底200。
[0045]所述半导体衬底200为单晶硅、多晶硅、非晶硅或绝缘体上的硅其中的一种；所述半导体衬底200也可以为Si衬底、Ge衬底、SiGe衬底或GaAs衬底。
[0046]所述半导体衬底200表面还可以形成若干外延界面层或应变层以提高半导体器件的电学性能。
[0047]在本实施例中，所述半导体衬底200的材料为Si。
[0048]在所述半导体衬底200内还可以形成隔离结构，现有的隔离结构通常采用浅沟槽隔离。所述隔离结构的填充材料可以为氧化硅、氮化硅、氮氧化硅中的一种或几种。需要说明的是，所述隔离结构的形成是可选而非必需的，其主要用于隔离半导体器件的相邻器件区，防止不同器件区之间电学连接。
[0049]在本发明其他实施例中，当形成的半导体器件为N型半导体器件时，所述半导体衬底200内可以形成P阱，且对P阱进行一次小剂量η型离子注入，注入As、P或Sb等η型离子的任意一种或几种；当形成的半导体器件为P型半导体器件时，所述半导体衬底200内还可以形成η阱，且对η阱进行一次小剂量P型离子注入，注入B、Ga或In等p型离子的任意一种或几种。小剂量离子注入主要用于改善半导体器件的阈值电压，优化半导体器件电学性能。
[0050]请参考图4,在所述半导体衬底200表面形成介质层201、位于介质层201表面的阻挡层204以及位于阻挡层204表面的牺牲膜205。
[0051]所述介质层201用于后续形成栅介质层。
[0052]所述介质层201可以为单层结构或多层结构。
[0053]本实施例中，以所述介质层201为多层结构作示范性说明。所述介质层201包括:位于半导体衬底200表面的第一介质层202、位于第一介质层202表面的第二介质层203。
[0054]所述第一介质层202用于后续形成栅介质层中的界面层。所述第二介质层203用于后续形成栅介质层中的栅氧化层。
[0055]所述第一介质层202的材料为氧化硅或氮氧化硅，所述第一介质层202的厚度为5埃至15埃。
[0056]所述第二介质层203的材料可以为氧化硅或氮氧化硅。
[0057]所述第二介质层203的材料也可以为高k介质材料(高k介质材料指的是相对介电常数k大于3.9 (即S12的相对介电常数)的材料)。高k介质材料作为第二介质层203的材料，能有效的减小栅极电流泄漏问题。
[0058]高k 介质材料可以为 HfO2、HfS1, HfS1N, HfTaO, HfT1, HfZrO, ZrO2 或 Al2O3 等高k介质材料。
[0059]所述第二介质层203的形成工艺可以为:化学气相沉积、物理气相沉积或原子层沉积。
[0060]本实施例中，所述第二介质层203的材料为HfO2，所述HfO2的形成工艺为原子层沉积，所述第二介质层203厚度为5埃至30埃。
[0061]本发明其他实施例中，所述介质层为单层结构，所述介质层包括位于半导体衬底表面的第二介质层。
[0062]在所述第二介质层203表面形成阻挡层204。
[0063]阻挡层204用于后续形成刻蚀阻挡层。
[0064]所述阻挡层204的形成工艺为化学气相沉积、物理气相沉积或原子层沉积。
[0065]所述阻挡层204可以为单层结构或多层结构。所述阻挡层204的材料为金属氮化物、金属硅氮化物或金属铝氮化物中的一种或几种。
[0066]具体的，所述阻挡层204 的材料为 WN、HfN, TiN, TaN, MoN, TiSiN, TaSiN, MoSiN,RuSiN, TaAlN, TiAlN, WAlN 或 MoAlN 中的一种或几种。
[0067]本实施例中，所述阻挡层204的材料为TiN。所述阻挡层204的厚度为15埃至50埃。
[0068]在所述阻挡层204表面形成牺牲膜205。
[0069]所述牺牲膜205用于后续形成牺牲层。所述牺牲膜205的厚度决定了半导体器件栅极结构的高度。
[0070]所述牺牲膜205的形成工艺可以为化学气相沉积、物理气相沉积、原子层沉积等工艺。
[0071]本实施例中，所述牺牲膜205的材料为多晶硅，厚度为300埃至600埃。
[0072]请参考图5至图6，依次刻蚀所述牺牲膜205、阻挡层204和介质层201，在半导体衬底200表面形成替代栅极结构210，所述替代栅极结构210包括:位于半导体衬底200表面的栅介质层211、位于栅介质层211表面的刻蚀阻挡层214和位于刻蚀阻挡层214表面的牺牲层215。
[0073]本实施例中，所述替代栅极结构210的形成过程为:在所述牺牲膜205表面依次形成掩膜层206以及位于掩膜层206表面的光刻胶层207，所述光刻胶层207具有对应替代栅极结构210的图形，以所述光刻胶层207为掩膜，依次刻蚀掩膜层206、牺牲膜205、阻挡层204和介质层201，形成替代栅极结构210，去除光刻胶层207。
[0074]在本发明其他实施例中，直接在所述牺牲膜表面形成图形化的光刻胶层，以所述光刻胶层为掩膜，依次刻蚀牺牲膜、阻挡层和介质层，形成替代栅极结构，去除光刻胶层。
[0075]所述替代栅极结构210包括:位于半导体衬底200表面的栅介质层211、位于栅介质层211表面的刻蚀阻挡层214和位于刻蚀阻挡层214表面的牺牲层215。
[0076]在本实施例中，所述栅介质层211包括:位于半导体衬底200表面的界面层212和位于界面层212表面的栅氧化层213。
[0077]在本发明其他实施例中，所述栅介质层包括位于半导体衬底表面的栅氧化层。
[0078]所述界面层212可以作为扩散阻挡层，阻止半导体衬底200内的离子扩散至栅介质层中。具体的，在半导体器件形成工艺中，会对半导体衬底200进行掺杂，如η阱工艺、P阱工艺或小离子注入工艺等工艺过程。在半导体器件形成过程中，受热处理等工艺影响，半导体衬底200内的掺杂离子会扩散至栅氧化层213内，影响半导体器件的电学性能。
[0079]所述界面层212也可以作为界面阻挡层，阻止后续形成的栅氧化层中的材料与半导体衬底200表面发生不期望的界面反应，该界面反应会影响半导体器件的电气性能。
[0080]所述刻蚀阻挡层214的作用:一是阻挡后续形成的栅导电层中的金属离子扩散至栅介质层211和半导体衬底200内，提高半导体器件可靠性，避免出现严重的漏电流；二是做刻蚀停止层，保护栅介质层211在后续去除牺牲层215的工艺期间不受损伤，避免因刻蚀选择比不高造成的对栅介质层211进行刻蚀；三是阻挡去除牺牲层215工艺中的离子进入栅介质层211中，提高栅介质层211的可靠性；四是阻止后续栅导电层与栅介质层211之间的发生不期望的反应；五是可以作为金属栅极功函数层，调节半导体器件的阈值电压，提高半导体器件的驱动性能。
[0081]采用灰化工艺去除所述光刻胶层207。
[0082]作为一个实施例，所述灰化工艺采用的气体为氧气，其中，氧气的流量为400SCCm至2000sccm，反应腔室压强为10毫托至30毫托，反应腔室射频源功率为200瓦至400瓦，偏置功率为300瓦至500瓦，灰化时间为10秒至30秒。
[0083]本实施例中，所述刻蚀阻挡层214的材料为氮化钛(TiN)。
[0084]由于采用灰化工艺去除光刻胶层207时，刻蚀阻挡层214的侧壁暴露在灰化工艺环境中，则刻蚀阻挡层214侧壁处的材料TiN被氧化，刻蚀阻挡层214侧壁处的材料转化为T1N;刻蚀阻挡层214侧壁处材料中的Ti原子和N原子比例发生改变，与被氧化之前相比，刻蚀阻挡层214的介电常数减小；介电常数的减小，导致半导体器件的等效栅氧化层厚度增加，影响半导体器件的电学性能。且由于刻蚀阻挡层214还可以作为功函数调节层，当刻蚀阻挡层214侧壁处材料被氧化，刻蚀阻挡层214的功函数值发生改变，导致半导体器件的驱动性能变差。
[0085]需要说明的是，在本实施例中，所述掩膜层206可以不用去除，所述掩膜层206可以作为后续形成半导体器件重掺杂区的掩膜。
[0086]请参考图7，对所述刻蚀阻挡层214进行氮化处理220。
[0087]由于替代栅极结构210形成工艺过程中，存在去除光刻胶207 (请参考图5)的灰化和湿法清洗等工艺步骤，所述灰化和湿法清洗等工艺会造成对刻蚀阻挡层214的氧化，特别的，刻蚀阻挡层214侧壁的材料被氧化程度严重。半导体器件的等效栅氧化层厚度减小，导致半导体器件的漏电流增大，可靠性变差，影响半导体器件的电学性能。
[0088]本实施例中，对所述刻蚀阻挡层214进行氮化处理220，氮化处理220完成后，刻蚀阻挡层214侧壁处的氮原子含量增加，可以有效减小甚至消除由于刻蚀阻挡层214侧壁被氧化造成的不良影响。增加刻蚀阻挡层214介电常数，从而减小等效栅氧化层厚度，优化半导体器件的电学性能。
[0089]作为一个实施例，所述氮化处理220的具体工艺参数为:反应腔室内通入NH3,且NH3流量为50至5000SCCm，反应腔室温度为200度至650度，反应腔室压强为I毫托至50托。
[0090]本实施例中，所述刻蚀阻挡层214的材料为TiN，则刻蚀阻挡层214侧壁处被氧化后的材料为T1N。经过氮化处理220后，刻蚀阻挡层214中的氮原子含量增加，且T1N中的氧原子与NH3中的氢原子发生反应生成水蒸气(H2O)脱离刻蚀阻挡层214，因此，刻蚀阻挡层214侧壁处的材料在发生氮化反应的同时，还发生了氧化还原反应。
[0091]所述氮化处理220完成后，刻蚀阻挡层214侧壁处的材料T1N被氮化以及还原，T1N被氮化以及还原后转化为TiN ;刻蚀阻挡层214的介电常数得到提高，因此半导体器件的等效栅氧化层厚度减小，减少了半导体器件的漏电流，提高了半导体器件的可靠性，进而优化半导体器件的电学性能。
[0092]在所述氮化处理220过程中，所述掩膜层206保护牺牲层215不被氮化。为了避免半导体器件发生短沟道效应，后续会在半导体衬底200内形成扩展区，所述扩展区是以偏移侧墙为掩膜形成的。因此，对所述刻蚀阻挡层214进行氮化处理220后，还包括步骤:在半导体衬底200表面形成偏移侧墙，所述偏移侧墙位于替代栅极结构210两侧。
[0093]所述偏移侧墙的形成过程为:形成覆盖半导体衬底200表面及替代栅极结构210的侧墙膜，对所述侧墙膜进行回刻蚀工艺，形成偏移侧墙，所述偏移侧墙位于半导体衬底200表面且位于替代栅极结构210两侧。
[0094]请参考图8，形成覆盖半导体衬底200表面及替代栅极结构210的侧墙膜208。
[0095]所述侧墙膜208的材料为氮化硅(SiN)。
[0096]在本实施例中，在替代栅极结构210顶部具有掩膜层206，因此，所述侧墙膜208也覆盖掩膜层206。
[0097]作为一个实施例，采用化学气相沉积工艺形成所述侧墙膜208。
[0098]所述化学气相沉积工艺的具体工艺参数为:向反应腔室内通入硅源气体和氮源气体，所述硅源气体为SiH4、SiH2Cl2或Si2Cl6，氮源气体为NH3，其中，硅源气体流量为1sccm至5000sccm，氮源气体流量为20sccm至15000sccm，反应腔室温度为200度至650度，反应腔室压强为I毫托至50托
[0099]本实施例中，所述侧墙膜208的形成和所述氮化处理220在同一个反应腔室中进行，主要有如下好处:
[0100]首先，若氮化处理220后将半导体衬底200置于空气中，则空气中的氧气会再度使刻蚀阻挡层214的侧壁被氧化。而本实施例中，氮化处理220后，半导体衬底200仍置于反应腔室内，反应腔室中无与刻蚀阻挡层214的材料发生氧化反应的气体。在同一反应腔室内进行侧墙膜208的工艺，所述侧墙膜208工艺中的NH3可以进一步使刻蚀阻挡层214材料氮化，且所述侧墙膜208形成后，所述侧墙膜208可以保护刻蚀阻挡层214侧壁不被氧化。
[0101]其次，减少了半导体衬底200进出反应腔室的时间，且减少了反应腔室的反应准备时间，缩短了半导体器件的生产周期，从而提高半导体器件的生成效率。
[0102]请参考图9，对所述侧墙膜208 (请参考图8)进行回刻蚀工艺，形成偏移侧墙209，所述偏移侧墙209位于半导体衬底200表面且位于替代栅极结构210两侧。
[0103]所述偏移侧墙209的材料为氮化硅。
[0104]回刻蚀去除位于半导体衬底200表面以及掩膜层206顶部的侧墙膜208，回刻蚀工艺完成后，形成偏移侧墙209，所述偏移侧墙209位于半导体衬底200表面且位于替代栅极结构210两侧。
[0105]作为一个实施例，采用干法刻蚀进行所述回刻蚀工艺，所述干法刻蚀采用的刻蚀气体为CHF3和O2。
[0106]由于在刻蚀阻挡层214侧壁处形成有偏移侧墙209，所述偏移侧墙209避免刻蚀阻挡层214侧壁与刻蚀气体中的O2接触，因此，刻蚀阻挡层214侧壁处不会被回刻蚀工艺中的氧气所氧化，从而提高半导体器件的电学性能。
[0107]作为对比，在替代栅极结构形成后，刻蚀阻挡层不进行氮化处理的半导体器件的等效栅氧化层厚度值为20.4埃；而在替代栅极结构形成后，对刻蚀阻挡层进行氮化处理，制作的半导体器件的等效栅氧化层厚度值为19.9埃。在半导体器件制作工艺，等效栅氧化层厚度值减小，可以明显改善半导体器件的电学性能，提高半导体器件的可靠性，减小半导体器件的漏电流。
[0108]后续的工艺包括:在替代栅极结构两侧的半导体衬底表面形成介质层，且所述介质层顶部与替代栅极结构顶部平齐；去除牺牲层，形成凹槽；形成填充满所述凹槽的栅导电层。
[0109]综上，本发明提供的技术方案具有以下优点:
[0110]首先，本实施例中，在所述栅介质层表面形成刻蚀阻挡层，所述刻蚀阻挡层保护栅介质层不被后续的刻蚀工艺所破坏，阻挡刻蚀工艺中的离子进入栅介质层中，提高半导体器件的电学性能和可靠性；所述刻蚀阻挡层还可以作为半导体器件栅极结构的功函数调节层，改善半导体器件的阈值电压，提高半导体器件的驱动能力。
[0111]其次，在替代栅极结构形成后，对刻蚀阻挡层进行氮化处理，避免了由于刻蚀阻挡层侧壁处的材料被半导体器件制作工艺所氧化带来的不良影响，将刻蚀阻挡层侧壁处被氧化的材料进行氮化处理，增加了刻蚀阻挡层侧壁处材料中的氮原子含量，可以提高刻蚀阻挡层的介电常数，从而提高半导体器件的等效栅氧化层厚度，改善半导体器件的电学性能；且本实施例中，所述氮化处理采用的气体为NH3，在进行氮化处理的过程中，所述NH3中的氢原子对刻蚀阻挡层侧壁处理的材料还进行了还原处理，氢原子与刻蚀阻挡层中的氧原子发生反应，氧原子脱离刻蚀阻挡层，进一步提高了刻蚀阻挡层的节点成熟，提高半导体器件的氮原子含量，进一步改善半导体器件的电学性能。
[0112]再次，在所述半导体衬底表面形成偏移侧墙，且所述偏移侧墙形成过程中的侧墙膜与氮化处理在同一个反应腔室内形成；防止被氮化后的刻蚀阻挡层再次被环境中的氧气所氧化；且偏移侧墙形成后，所述偏移侧墙可以阻挡氧气或其他含氧物质与刻蚀阻挡层侧壁接触，避免刻蚀阻挡层再次被氧化，提高半导体器件的可靠性。
[0113]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【权利要求】
1.一种半导体器件的制作方法，其特征在于，包括: 提供半导体衬底； 在所述半导体衬底表面形成介质层、位于介质层表面的阻挡层以及位于阻挡层表面的牺牲膜； 依次刻蚀所述牺牲膜、阻挡层和介质层，在半导体衬底表面形成替代栅极结构，所述替代栅极结构包括:位于半导体衬底表面的栅介质层、位于栅介质层表面的刻蚀阻挡层和位于刻蚀阻挡层表面的牺牲层； 对所述刻蚀阻挡层进行氮化处理。
2.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述氮化处理的具体工艺参数为:反应腔室内通入NH3，且NH3流量为50至5000SCCm，反应腔室温度为200度至650度，反应腔室压强为I毫托至50托。
3.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述阻挡层的材料为氮化钛。
4.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述阻挡层的厚度为10埃至50埃。
5.根据权利要求1所述的半导体器件的制作方法，其特征在于，对所述刻蚀阻挡层进行氮化处理后，还包括步骤:在所述半导体衬底表面形成偏移侧墙，且所述偏移侧墙位于替代栅极结构两侧。
6.根据权利要求5所述的半导体器件的制作方法，其特征在于，所述偏移侧墙的材料为氮化硅。
7.根据权利要求5所述的半导体器件的制作方法，其特征在于，所述偏移侧墙的形成过程为:形成覆盖半导体衬底表面及替代栅极结构的侧墙膜，对所述侧墙膜进行回刻蚀工艺，形成偏移侧墙，所述偏移侧墙位于半导体衬底表面且位于替代栅极结构两侧。
8.根据权利要求7所述的半导体器件的制作方法，其特征在于，所述侧墙膜的形成和所述氮化处理在同一个反应腔室中进行。
9.根据权利要求7所述的半导体器件的制作方法，其特征在于，采用化学气相沉积工艺形成所述侧墙膜。
10.根据权利要求9所述的半导体器件的制作方法，其特征在于，所述化学气相沉积工艺的具体工艺参数为:向反应腔室内通入硅源气体和氮源气体，所述硅源气体为SiH4、SiH2Cl2或Si2Cl6，氮源气体为NH3，其中，硅源气体流量为1sccm至5000sccm，氮源气体流量为20sccm至15000sccm，反应腔室温度为200度至650度，反应腔室压强为I毫托至50托。
11.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述栅介质层为单层结构或多层结构。
12.根据权利要求11所述的半导体器件的制作方法，其特征在于，所述栅介质层为单层结构时，所述栅介质层包括位于半导体衬底表面的栅氧化层；所述栅介质层为多层结构时，所述栅介质层包括:位于半导体衬底表面的界面层以及位于界面层表面的栅氧化层。
13.根据权利要求12所述的半导体器件的制作方法，其特征在于，所述栅氧化层的材料为氧化硅或高k介质材料。
14.根据权利要求13所述的半导体器件的制作方法，其特征在于，所述高k介质材料为HfO2, HfS1, HfS1N, HfTaO, HfT1, HfZrO, ZrO2 或 A1203。
15.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述栅导电层的材料为多晶娃。
16.根据权利要求1所述的半导体器件的制作方法，其特征在于，所述替代栅极结构的形成过程为:在所述牺牲膜表面依次形成掩膜层以及位于掩膜层表面的光刻胶层，所述光刻胶层具有对应替代栅极结构的图形；以所述光刻胶层为掩膜，依次刻蚀掩膜层、牺牲膜、阻挡层和介质层，形成替代栅极结构；去除光刻胶层。
17.根据权利要求16所述的半导体器件的制作方法，其特征在于，采用灰化工艺去除所述光刻胶层。
【文档编号】H01L21/28GK104465378SQ201310429739
【公开日】2015年3月25日 申请日期:2013年9月18日 优先权日:2013年9月18日
【发明者】何有丰 申请人:中芯国际集成电路制造(上海)有限公司