制造半导体器件的方法与流程

实施方式涉及制造半导体器件的方法。

背景技术：

在金属互连工艺中，金属互连可以形成为连接到形成在半导体基板上的电路。通常，金属互连可以由金属材料诸如钨(W)、铜(Cu)、金(Au)或铝(Al)形成。例如，具有低电阻率的铜和铝可以用作金属互连的材料。近来，已经主要使用铜(具有比铝高的电导率)作为金属互连的材料。

技术实现要素：

各实施方式针对制造半导体器件的方法。

各实施方式可以通过提供一种制造半导体器件的方法来实现，该方法包括：形成至少一个互连结构，该至少一个互连结构包括顺序层叠在基板上的金属互连和第一绝缘图案；形成覆盖互连结构的侧壁的阻挡图案；在互连结构的侧部处形成第二绝缘图案，第二绝缘图案与互连结构间隔开使阻挡图案插置在第二绝缘图案和互连结构之间；通过蚀刻第一绝缘图案的一部分，在第一绝缘图案中形成通路孔，该通路孔暴露金属互连的顶表面和阻挡图案的侧壁；以及在通路孔中形成通路。

形成互连结构可以包括：在基板上顺序地形成第一阻挡层、金属层、第二阻挡层、第一绝缘层和第一硬掩模图案；以及利用第一硬掩模图案作为蚀刻掩模，图案化第一绝缘层、第二阻挡层、金属层和第一阻挡层以形成顺序层叠在基板上的第一阻挡图案、金属互连、第二阻挡图案和第一绝缘图案。

形成第一阻挡层可以包括：在基板上形成籽晶层，该籽晶层包含锰；以及对籽晶层进行退火工艺，使得籽晶层的锰与来自基板的氧反应以将籽晶层转变成锰氧化物层或锰硅氧化物层。

形成互连结构还可以包括：在形成第一硬掩模图案之前对金属层进行热处理工艺。

形成阻挡图案和第二绝缘图案可以包括：形成共形地覆盖基板的顶表面和互连结构的表面的阻挡层；在互连结构上形成覆盖阻挡层的第二绝缘层；以及去除第二绝缘层的上部分和阻挡层的上部分直到第一绝缘图案的顶表面被暴露。

形成阻挡层和用于形成互连结构的蚀刻工艺可以在相同的腔室中原位地进行，形成阻挡层可以在用于形成互连结构的蚀刻工艺之后进行。

该方法可以包括形成多个互连结构，形成第二绝缘层可以包括在彼此相邻的互连结构之间形成由第二绝缘层围绕的空气间隙，空气间隙的顶端可以形成在比第一绝缘图案的顶表面低的水平面处。

第二绝缘图案和阻挡图案可以由相对于第一绝缘图案具有蚀刻选择性的材料形成，第二绝缘图案可以包括与阻挡图案不同的材料。

形成通路孔可以包括：使用相对于第二绝缘图案和阻挡图案具有蚀刻选择性的蚀刻剂选择性地蚀刻第一绝缘图案的所述部分。

第一绝缘图案可以由碳基聚合物材料或硅基绝缘材料形成，第二绝缘图案可以由碳基聚合物材料或硅基绝缘材料形成，第一绝缘图案可以由相对于第二绝缘图案具有蚀刻选择性的材料形成。

通路可以包括与金属互连不同的导电材料，金属互连可以包括铜，通路可以包括钌、钴、镍、钛、钽或包括以上材料中的至少一种的合金。

该方法还可以包括：在其中形成通路的互连结构上形成上互连结构，其中形成上互连结构可以包括形成顺序层叠在互连结构上的第一上阻挡图案、上金属互连、第二上阻挡图案和上绝缘图案。

实施方式可以通过提供一种制造半导体器件的方法来实现，该方法包括：形成多个互连结构，每个互连结构包括顺序层叠在基板上并沿一个方向延伸的金属互连和第一绝缘图案；形成覆盖互连结构的侧壁的阻挡图案；形成与阻挡图案接触并填充彼此相邻的互连结构之间的空间的第二绝缘图案，第二绝缘图案在所述一个方向上延伸；形成硬掩模层，使得硬掩模层包括在互连结构和第二绝缘图案上的开口，该开口暴露第一绝缘图案的一部分；蚀刻第一绝缘图案的被该开口暴露的部分，以在第一绝缘图案中形成通路孔，该通路孔暴露金属互连的顶表面和阻挡图案的侧壁；以及在通路孔中形成通路。

第二绝缘图案和阻挡图案可以由相对于第一绝缘图案具有蚀刻选择性的材料形成，第二绝缘图案可以包括与阻挡图案不同的材料。

第一绝缘图案可以包括碳基聚合物材料或硅基绝缘材料，第二绝缘图案可以包括碳基聚合物材料或硅基绝缘材料，阻挡图案可以包括硅氮化物、硅碳氮化物和铝氮化物中的至少一种。

实施方式可以通过提供一种制造半导体器件的方法实现，该方法包括：形成多个互连结构，每个互连结构包括顺序层叠在基板上并在一个方向上延伸的金属互连和第一绝缘图案；形成覆盖互连结构的侧壁的阻挡图案；形成与阻挡图案接触并填充彼此相邻的互连结构之间的空间的第二绝缘图案，第二绝缘图案在所述一个方向上延伸；通过蚀刻第一绝缘图案的一部分，在第一绝缘图案中形成通路孔，该通路孔暴露金属互连的顶表面和阻挡图案的侧壁；以及在通路孔中形成通路。

其中形成通路孔包括：形成硬掩模层，使得硬掩模层包括在互连结构和第二绝缘图案上的开口，该开口暴露第一绝缘图案的一部分；以及蚀刻第一绝缘图案的通过该开口暴露的部分以在第一绝缘图案中形成通路孔。

第二绝缘图案和阻挡图案可以由相对于第一绝缘图案具有蚀刻选择性的材料形成，第二绝缘图案可以包括与阻挡图案不同的材料。

形成互连结构可以包括：在基板上顺序地形成第一阻挡层、金属层、第二阻挡层、第一绝缘层和第一硬掩模图案；以及利用第一硬掩模图案作为蚀刻掩模，图案化第一绝缘层、第二阻挡层、金属层和第一阻挡层以形成顺序层叠在基板上的第一阻挡图案、金属互连、第二阻挡图案和第一绝缘图案。

形成第一阻挡层可以包括：在基板上形成籽晶层，该籽晶层包含锰；以及对籽晶层进行退火工艺，使得籽晶层的锰与来自基板的氧反应以将籽晶层转变成锰氧化物层或锰硅氧化物层。

附图说明

通过参照附图详细描述示范性实施方式，各特征对于本领域普通技术人员来说将变得明显，附图中：

图1A至图9A示出在根据一实施方式的制造半导体器件的方法中的多个阶段的平面图。

图1B至图9B示出分别沿图1A至图9A的线I-I'截取的截面图，用于示出在根据一实施方式的制造半导体器件的方法中的多个阶段。

图1C示出在根据一实施方式的形成第一阻挡层的方法中的一阶段的截面图。

图4C示出对应于图4A的线I-I'的截面图，用于示出在根据一实施方式的制造半导体器件的方法中的阶段。

图9C示出对应于图9A的线I-I'的截面图，用于示出在根据一实施方式的制造半导体器件的方法中的一阶段。

图10A至图12A示出在根据一实施方式的制造半导体器件的方法中的多个阶段的平面图。

图10B至图12B示出分别沿图10A至图12A的线II-II'截取的截面图，用于示出在根据一实施方式的制造半导体器件的方法中的多个阶段。

具体实施方式

现在将在下面参照附图更全面地描述示例实施方式；然而，它们可以以不同的形式实施而不应被解释为限于这里阐述的实施方式。而是，提供这些实施方式使得本公开将全面和完整，并将示范性的实施例全面地传达给本领域技术人员。

在附图中，为了图示的清晰，层和区域的尺寸可以被夸大。还将理解的，当一层或元件被称为“在”另一元件“上”时，它可以直接在所述另一元件上，或者还可以存在居间元件。此外，还将理解的，当一元件被称为“在”两个元件“之间”时，它可以是这两个元件之间的唯一元件，或者还可以存在一个或多个居间元件。相同的附图标记始终指代相同的元件。

这里使用的术语仅是为了描述特定实施方式的目的，而不意在限制本申请。当在这里使用时，单数术语“一”、“一个”和“该”也旨在包括复数形式，除非上下文另外清楚地表示。当在这里使用时，术语“和/或”包括一个或更多个相关列举项目的任意和所有组合。还将理解的，当在这里使用时，术语“包括”和/或“包含”指定所述特征、整体、步骤、操作、元件和/或部件的存在，但是不排除一个或更多个其它特征、整体、步骤、操作、元件、部件和/或其组的存在或添加。

此外，这里参照截面图和/或平面图描述了示范性实施方式，该截面图和/或平面图是理想化的示范性视图。在附图中，由例如制造技术和/或公差引起的视图的形状的变化是可预期的。因此，示范性实施方式不应被解释为限于这里示出的区域的形状，而是将包括例如由制造引起的形状的偏离。例如，被示出为矩形的蚀刻区域将通常具有圆化或弯曲的特征。因而，附图中示出的区域在本质上是示意性的，它们的形状不旨在示出器件的区域的实际形状，并且不旨在限制示例实施方式的范围。

图1A至图9A示出在根据一实施方式的制造半导体器件的方法中的多个阶段的平面图。图1B至图9B是分别沿图1A至图9A的线I-I'截取的截面图，用于示出在根据一实施方式的制造半导体器件的方法中的多个阶段。

参照图1A和图1B，第一阻挡层102可以形成在基板100上。基板100可以包括硅基板或绝缘体上硅(SOI)基板。在一实施例中，基板100还可以包括绝缘层诸如硅氧化物(例如水合硅氧化物(SiOH))或层间电介质。基板100可以包括集成电路，该集成电路包括无源元件、有源元件、存储器元件和逻辑元件中的至少一个。集成电路可以用绝缘层覆盖。

参照图1C，形成第一阻挡层102可以包括在基板100上形成籽晶层RL以及对籽晶层RL进行退火工艺。例如，籽晶层RL可以是包含锰(Mn)的金属层、由锰铜(MnCu)形成的合金层、或包括锰(Mn)层和铜(Cu)层的多层。通过退火工艺，籽晶层RL的锰(Mn)可以运动到基板100的表面并可以与基板100中包含的氧反应。因而，籽晶层RL可以转变为锰氧化物(MnO)层或锰硅氧化物(Mn(SiO₃))层(或者由锰氧化物(MnO)层或锰硅氧化物(Mn(SiO₃))层替代)。

在一实施例中，第一阻挡层102可以包括阻挡金属层。阻挡金属层可以通过化学气相沉积(CVD)工艺或物理气相沉积(PVD)工艺形成。例如，阻挡金属层可以包括钽(Ta)、钽氮化物(TaN)、钽硅氮化物(TaSiN)和钨氮化物(WN)中的至少一种。

参照图1A和图1B，金属层104可以形成在第一阻挡层102上。金属层104可以通过PVD工艺或CVD工艺形成。例如，金属层104可以包括铜(Cu)。

第二阻挡层106可以形成在金属层104上。例如，第二阻挡层106可以包括硅氮化物(SiN)、硅碳氮化物(SiCN)和铝氮化物(AlN)中的至少一种。金属层104和第二阻挡层106可以在相同的腔室中原位地形成。第二阻挡层106可以在形成金属层104之后形成。金属层104和第二阻挡层106可以在相同的腔室中在真空状态顺序地形成，并且湿气不会提供到金属层104的表面。结果，可以防止金属氧化物层(例如铜氧化物(CuO))形成在金属层104的表面上。

在一实施例中，第二阻挡层106可以形成在另外的腔室(例如不同于其中形成金属层104的腔室)中。在此情形下，金属氧化物层可能形成在金属层104上。然而，金属氧化物层可以非常薄，它可以不影响半导体器件的操作。因而，可以不需要用于去除金属氧化物层的额外工艺(例如清洁工艺)。在一实施例中，用于去除金属氧化物层的额外工艺(例如清洁工艺)可以在金属氧化物层的形成之后进行。

第一绝缘层108可以形成在第二阻挡层106上。例如，第一绝缘层108可以包括基于碳的聚合物材料或基于硅的绝缘材料。例如，基于硅的绝缘材料可以包括甲基硅倍半氧烷(MSQ；SiO:CH₃)或a-SiOC(SiOC:H)。例如，基于碳的聚合物材料可以包括基于聚烯丙醚的树脂、环形氟树脂、硅氧烷共聚物、基于聚烯丙醚氟化物的树脂、聚五氟苯乙烯、基于聚四氟苯乙烯的树脂、聚酰亚胺氟化物树脂、聚萘氟化物或聚六亚甲基胍(Polycide)树脂。

硬掩模层114可以形成在第一绝缘层108上。硬掩模层114可以包括相对于第一绝缘层108具有蚀刻选择性的材料。例如，硬掩模层114可以包括硅氧化物或硅氮化物。

可以在形成硬掩模层114之后对金属层104进行热处理工艺。例如，热处理工艺可以在等于或高于室温或环境温度(25摄氏度)并且等于或低于300摄氏度的温度进行。金属层104中包括的金属晶体的晶粒尺寸可以通过热处理工艺增大，因而，在热处理工艺之后金属层104的电阻可以低于在热处理工艺之前金属层104的电阻。在一实施例中，热处理工艺可以在形成第一绝缘层108之前并且在形成第二阻挡层106之后进行。

第一抗蚀剂图案116可以形成在硬掩模层114上。第一抗蚀剂图案116可以布置在第一方向X上并可以在交叉第一方向X的第二方向Y上延伸。例如，第一抗蚀剂图案116可以沿第一方向X顺序地或重复地布置，使得第一抗蚀剂图案116沿第一方向X间隔开。

参照图2A和图2B，被第一抗蚀剂图案116暴露的硬掩模层114可以被蚀刻以形成硬掩模图案129。此外，第一绝缘层108、第二阻挡层106、金属层104和第一阻挡层102可以利用硬掩模图案129作为蚀刻掩模通过各向异性蚀刻工艺被顺序地蚀刻，以形成互连结构WS。每个互连结构WS可以包括顺序层叠在基板100上的第一阻挡图案121、金属互连123、第二阻挡图案125和第一绝缘图案127。互连结构WS可以彼此平行地布置(例如重复地布置)并可以在第二方向Y上延伸。

第一抗蚀剂图案116可以在形成硬掩模图案129之后被去除。在一实施例中，第一抗蚀剂图案116可以在形成互连结构WS之后被去除。第一抗蚀剂图案116可以通过灰化工艺去除。

参照图3A和图3B，第三阻挡层131可以在形成互连结构WS之后形成在基板100上。第三阻挡层131可以形成为共形地覆盖基板100的被互连结构WS暴露的顶表面、互连结构WS的侧壁以及硬掩模图案129的侧壁和顶表面。例如，互连结构WS的每个侧壁可以包括第一阻挡图案121的侧壁、金属互连123的侧壁、第二阻挡图案125的侧壁以及第一绝缘图案127的侧壁。第三阻挡层131可以由相对于第一绝缘图案127具有蚀刻选择性的材料形成。在一实施例中，第三阻挡层131可以由例如硅氮化物(SiN)、硅碳氮化物(SiCN)和/或铝氮化物(AlN)形成。

形成第三阻挡层131的工艺和用于形成互连结构WS的蚀刻工艺可以在相同的腔室中原位地进行。用于形成互连结构WS的蚀刻工艺和形成第三阻挡层131的工艺可以在真空状态在相同的腔室中进行，湿气不会提供到金属互连123的侧壁。结果，可以防止金属氧化物层(例如铜氧化物(CuO))形成在金属互连123的侧壁上。

参照图4A和图4B，第二绝缘层133可以形成在基板100上。第二绝缘层133可以覆盖第三阻挡层131并可以填充彼此相邻的互连结构WS之间的空间。在一实施例中，第二绝缘层133可以完全填充彼此相邻的互连结构WS之间的空间，如图4B所示。

在一实施例中，如图4C所示，由第二绝缘层133围绕的空气间隙AG可以提供在彼此相邻的互连结构WS之间。空气间隙AG的形成可以包括调整形成第二绝缘层133的工艺的条件(例如压力和/或温度)以不用第二绝缘层133完全地填充彼此相邻的互连结构WS之间的空间。在一实施例中，第二绝缘层133可以由具有差的台阶覆盖特性的材料形成，因而第二绝缘层133可以在其中第二绝缘层133不完全填充彼此相邻的互连结构WS之间的空间的状态下封闭彼此相邻的互连结构WS之间的空间的顶端。结果，空气间隙AG可以形成在彼此相邻的互连结构WS之间。空气间隙AG的顶端可以形成在比第一绝缘图案127的顶表面低的水平面处。

第二绝缘层133可以由相对于第一绝缘图案127具有蚀刻选择性的绝缘材料形成。在一实施例中，第二绝缘层133可以包括例如碳基聚合物材料或硅基绝缘材料。在一实施方式中，当第一绝缘图案127由碳基聚合物材料和硅基绝缘材料中的一种形成时，第二绝缘层133可以由碳基聚合物材料和硅基绝缘材料中的另一种形成。例如，硅基绝缘材料可以包括甲基硅倍半氧烷(MSQ；SiO:CH₃)或a-SiOC(SiOC:H)。例如，碳基聚合物材料可以包括基于聚烯丙醚的树脂、环形氟树脂、硅氧烷共聚物、基于聚烯丙醚氟化物的树脂、聚五氟苯乙烯、基于聚四氟苯乙烯的树脂、聚酰亚胺氟化物树脂、聚萘氟化物或聚六亚甲基胍(Polycide)树脂。

在形成金属互连的方法(例如镶嵌方法)中，可以形成绝缘层，该绝缘层可以被图案化以在其中形成沟槽，该沟槽可以用导电材料填充。在此情形下，沟槽的内表面可能被图案化绝缘层的工艺损伤，因此，被沟槽暴露的绝缘层的介电常数会增大。然而，根据上述实施方式，第二绝缘层133可以在形成金属互连123之后形成。因此，图案化第二绝缘层133的工艺可以在根据一实施方式的方法中被省略。结果，可以防止第二绝缘层133被该图案化工艺损伤。

参照图5A和图5B，可以对第二绝缘层133进行平坦化工艺。平坦化工艺可以被进行直到暴露第一绝缘图案127的顶表面，从而去除第三阻挡层131的上部、第二绝缘层133的上部以及硬掩模图案129。平坦化工艺可以包括化学机械抛光(CMP)工艺或回蚀刻工艺。

第三阻挡层131的上部和第二绝缘层133的上部可以被蚀刻以在彼此相邻的互连结构WS之间形成第二绝缘图案135和第三阻挡图案136。第二绝缘图案135可以形成在每个互连结构WS的侧部，例如两侧。第三阻挡图案136可以在第一方向X上相邻的互连结构WS之间以覆盖相邻的互连结构WS的彼此面对的侧壁，并可以在相邻的互连结构WS之间延伸到基板100上。例如，第三阻挡图案136可以具有U形截面。

第二硬掩模层137可以形成在互连结构WS和第二绝缘图案135上。第二硬掩模层137可以包括暴露第一绝缘图案127的部分的开口O。第二硬掩模层137可以覆盖第二绝缘图案135、第三阻挡图案136以及第一绝缘图案127的其它部分。第一绝缘图案127的被第二硬掩模层137的开口O暴露的部分可以被定义为通路区域VS。第一绝缘图案127的通路区域VS可以对应于互连结构WS的将在随后的工艺中用通路替换的区域。

在一实施例中，硬掩模层和抗蚀剂图案可以顺序地形成在具有互连结构WS和第二绝缘图案135的基板100上，硬掩模层可以利用抗蚀剂图案作为蚀刻掩模而被蚀刻以形成具有开口O的第二硬掩模层137。抗蚀剂图案可以在形成第二硬掩模层137之后被去除。开口O可以沿第一方向X布置成Z字形形式，如图5A所示。在一实施例中，开口O可以沿第一方向X布置成一行。

参照图6A和图6B，第一绝缘图案127的被第二硬掩模层137的开口O暴露的通路区域VS可以被选择性地蚀刻以在互连结构WS的第一绝缘图案127中形成通路孔129。蚀刻通路区域VS的工艺可以通过湿法蚀刻工艺或干法蚀刻工艺进行。随后，第二阻挡图案125的通过通路孔129暴露的部分可以被去除以暴露金属互连123。因此，金属互连123的顶表面的部分和第三阻挡图案136的侧壁(例如外侧壁)的部分可以通过通路孔129暴露。

通路孔129的宽度可以基本上等于金属互连123在第一方向X上的宽度。这可以是因为第三阻挡图案136可以支撑金属互连123的两个侧壁和第一绝缘图案127的两个侧壁并可以相对于被蚀刻的第一绝缘图案127具有蚀刻选择性。因此，即使第二硬掩模层137的开口O与通路区域VS未对准，第三阻挡图案136也不会在第一绝缘图案127的通路区域VS被选择性地去除时被蚀刻。第二硬掩模层137可以在形成通路孔129之后被去除。

参照图7A和图7B，导电层140可以形成在第二硬掩模层137上以填充通路孔129。导电层140可以与金属互连123的顶表面的被通路孔129暴露的部分和第三阻挡图案136的外侧壁的被通路孔129暴露的部分接触。导电层140可以包括与金属互连123不同的金属材料。例如，导电层140可以包括钌(Ru)、钴(Co)、镍(Ni)、钛(Ti)、钽(Ta)或包括上述材料中的至少一种的合金。

参照图8A和图8B，导电层140可以被部分去除以在通路孔129中形成连接到金属互连123的通路142。形成通路142可以包括部分去除导电层140直到暴露第一绝缘图案127的顶表面。用于形成通路142的去除工艺可以包括CMP工艺或回蚀刻工艺。导电层140的一部分可以被去除以暴露第二绝缘图案135的顶表面和第三阻挡图案136的顶表面。通路142可以具有与金属互连123在第一方向X上的宽度相等的宽度。

参照图9A和图9B，参照图1A至图5A和图1B至图5B描述的工艺可以被重复以在其中形成通路142的互连结构WS上形成上互连结构300。每个上互连结构300可以包括顺序层叠在通路142和第一绝缘图案127上的第一上阻挡图案321、上金属互连323、第二上阻挡图案325和第一上绝缘图案327。

在一实施例中，形成第一上阻挡图案321可以包括在具有通路142和第二绝缘图案135的互连结构WS上形成额外的籽晶层并对该额外的籽晶层进行退火工艺。额外的籽晶层可以由与图1C的籽晶层RL相同的材料形成。额外的籽晶层可以包括与通路142接触的第一部分以及与第一绝缘图案127接触的第二部分。例如，额外的籽晶层的第一部分可以与不包括氧的通路142接触，额外的籽晶层的第二部分可以与包括氧的第一绝缘图案127接触。因此，额外的籽晶层的第一部分的锰(Mn)不会通过退火工艺而与氧结合，并且额外的籽晶层的第一部分不会用金属氧化物层(包括氧)替换。额外的籽晶层的没有用金属氧化物层替换的第一部分可以是第一上阻挡图案321的第一部分P1。额外的籽晶层的第二部分的锰(Mn)可以通过退火工艺而与来自第一绝缘图案127的氧结合，因此额外的籽晶层的第二部分可以用包括氧的金属氧化物层替换。额外的籽晶层的用金属氧化物层替换的第二部分可以是第一上阻挡图案321的第二部分P2。

例如，第一上阻挡图案321的第一部分P1可以包括包含锰(Mn)的金属层、由锰铜(MnCu)形成的合金层、或包括锰(Mn)层和铜(Cu)层的多层。例如，第一上阻挡图案321的第二部分P2可以包括锰氧化物(MnO)层或锰硅氧化物(Mn(SiO₃))层。第一上阻挡图案321的第一部分P1可以包括具有导电性的导电材料，并且通路142可以将金属互连123电连接到上金属互连323。在一实施例中，第一上阻挡图案321可以包括例如钽(Ta)、钽氮化物(TaN)、钽硅氮化物(TaSiN)和/或钨氮化物(WN)。

第三上阻挡图案336和第二上绝缘图案335可以形成在相邻的上互连结构300之间。第三上阻挡图案336可以覆盖相邻的上互连结构300的彼此面对的侧壁并可以覆盖第三阻挡图案136的顶表面和第二绝缘图案135的顶表面。第二上绝缘图案335可以覆盖第三上阻挡图案336的内表面并可以完全填充相邻的上互连结构300之间的空间。

参照图9C，可以在参照图4C描述的具有空气间隙AG的第二绝缘层133进行平坦化工艺，从而形成具有空气间隙AG的第二绝缘图案135。接着，如参照图5A至图9A以及图5B至图9B描述的，第二绝缘图案135可以被形成，通路142可以形成在通路孔129中以连接到金属互连123，然后上互连结构300可以形成在互连结构WS上。

图10A至图12A示出在根据一实施方式的制造半导体器件的方法中的多个阶段的平面图。图10B至图12B示出分别沿图10A至图12A的线II-II'截取的截面图，用于示出在根据一实施方式的制造半导体器件的方法中的多个阶段。在本实施方式中，与图1A至图9A和图1B至图9B的实施方式中描述的相同的元件将由相同的附图标记或相同的参考符号表示，并且对于与在图1A至图9A和图1B至图9B的实施方式中相同的元件和/或相同的工艺的描述可以被省略或被简要地提及。

参照图10A和图10B，包括开口O的第二硬掩模层137可以形成在互连结构WS和第二绝缘图案135上。开口O在第一方向X上的宽度可以大于第一绝缘图案127在第一方向X上的宽度。在此情形下，开口O可以暴露通路区域VS，并且还可以暴露第二绝缘图案135的与第一绝缘图案127的通路区域VS相邻的部分的顶表面以及第三阻挡图案136的与第一绝缘图案127的通路区域VS相邻的部分的顶表面。

参照图11A和图11B，被开口O暴露的通路区域VS以及在暴露的通路区域VS下面的第二阻挡图案125可以被选择性地蚀刻以形成通路孔129。通路孔129可以暴露金属互连123的顶表面的一部分以及第三阻挡图案136的外侧壁的一部分。

用于形成通路孔129的蚀刻工艺可以在其中第二绝缘图案135的所述部分的顶表面和第三阻挡图案136的所述部分的顶表面被开口O暴露的状态下进行。在此情形下，第一绝缘图案127可以包括相对于第二绝缘图案135和第三阻挡图案136具有蚀刻选择性的材料，第二绝缘图案135和第三阻挡图案136可以在蚀刻工艺中没有被蚀刻，但是第一绝缘图案127的通路区域VS可以被选择性地蚀刻。

参照图12A和图12B，导电层140可以形成在第二硬掩模层137上以填充通路孔129。导电层140可以与金属互连123的顶表面的被通路孔129暴露的部分以及第三阻挡图案136的外侧壁的被通路孔129暴露的部分接触，并且还可以与第二绝缘图案135的所述部分的顶表面和第三阻挡图案136的所述部分的顶表面接触。

再次参照图8A和图8B，导电层140可以被蚀刻直到暴露第一绝缘图案127的顶表面，从而分别在通路孔129中形成通路142。

作为总结和回顾，随着半导体器件已经被高度地集成，金属互连的宽度和厚度已经减小。此外，接触孔的高宽比已经增大。因此，已经考虑到与用金属互连完全填充接触孔相关的问题。

根据实施方式，包括金属互连和第一绝缘图案的互连结构可以被形成，并且阻挡图案可以形成为覆盖互连结构的两个侧壁，第二绝缘图案可以形成在互连结构的侧部。第一绝缘图案可以由相对于阻挡图案和第二绝缘图案具有蚀刻选择性的材料形成，并且第一绝缘图案可以被蚀刻以在第一绝缘图案中形成具有与金属互连相同的宽度的通路孔，而没有掩模对准的限制。

实施方式可以提供制造具有改善的可靠性的半导体器件的方法。

这里已经公开了示例实施方式，虽然采用了专门的术语，但是它们仅以一般性和描述性的含义来使用和解释，而不是为了限制的目的。在一些情况下，如在提交本申请时对于本领域普通技术人员来说将是显然的，结合特定实施方式描述的特征、特性和/或元件可以被单独地使用，或者可以与结合其它实施方式描述的特征、特性和/或元件结合地使用，除非另外地明确指出。因此，本领域技术人员将理解，可以在形式和细节上进行各种改变，而没有脱离本发明的精神和范围，本发明的精神和范围由权利要求书阐述。

于2015年7月31日在韩国知识产权局提交并且名称为“制造半导体器件的方法”的第10-2015-0108871号韩国专利申请通过引用整体地结合于此。