内部电源电路及半导体装置的制作方法

本技术涉及内部电源电路及半导体装置。

背景技术：

近年来，将采用功率半导体元件的开关元件和开关元件的驱动电路及其周边的控制电路、保护电路等单芯片化的、被称为IPS(Intelligent Power Switch：智能电源开关)的半导体装置的开发正不断推进。

IPS例如被广泛应用于变速器、发动机及制动器等的车辆电装系统，是满足小型化、高性能化及高可靠性的产品所需要的。

作为传统技术，提出了如下技术：在包含变压器的一次绕组和开关元件的串联电路的一端与机架接地之间连接由电阻和电容组成的RC滤波器，使开关电路的动作稳定(专利文献1)。

现有技术文献

专利文献

专利文献1日本专利特开平9-271165号公报

车辆的电源环境与一般家庭等相比谈不上良好，容易产生反电动势、尖锲等、高电压、低电压、瞬间切断等。因此，在IPS中进行适当的电源控制，例如，对规定的电路不直接提供外部的电源电压，而是提供在装置内部生成的内部电源。

具体地说，在IPS中，通过使电压值阶段性地上升来供电，在初始运行时，提供比电源电压低的电压值的内部电源，在经过一定时间后，提供与电源电压相同电平的内部电源，从而实现电路的稳定启动。

但是，传统的IPS中，若由于在与负载连接的传送线上重叠噪声等原因而产生异常电流，则有可能无法使内部电源正常地上升到规定电平。

电路动作时，若内部电源未达到规定电平，则产生发生泄漏电流、无法正常驱动使负载动作所需的开关而导致电路误动作这样的问题。

本发明是鉴于这样的问题而提出，其目的在于提供一种能够提高内部电源的生成精度，防止电路的误动作的内部电源电路及半导体装置。

技术实现要素：

为了解决所述问题，在一个方案中，提供内部电源电路。内部电源电路具有控制开关、钳位电路、电流控制元件、切换开关组及开关电路。

控制开关与电源电压连接，根据控制信号进行导通，输出电流。钳位电路与负载连接，进行控制开关的输出电压的钳位控制。电流控制元件利用进行了钳位控制的输出电压，使电流导通或非导通。切换开关组基于根据电流的导通或非导通而变化的电压的施加，对用于生成内部电源的路径进行切换。开关电路使钳位电路和切换开关组结合或断开。

另一个方案中，提供半导体装置。半导体装置具有电荷泵和内部电源电路。内部电源电路具备控制开关、钳位电路、电流控制元件、切换开关组以及开关电路。

电荷泵将从电源电压生成的内部电源作为动作电源，进行用于驱动负载的升压动作。控制开关与电源电压连接，基于控制信号而导通，输出电流。钳位电路与负载连接，进行控制开关的输出电压的钳位控制。电流控制元件利用进行了钳位控制的输出电压，使电流导通或非导通。切换开关组基于根据电流的导通或非导通而变化的电压的施加，对用于生成内部电源的路径进行切换。开关电路使钳位电路和切换开关组结合或断开。

发明效果

本发明能够提高内部电源的生成精度，防止电路的误动作。

本发明的上述目的及其他目的、特征及优点通过示出了优选的实施方式的附图和与之相关联的下文说明作为本发明的示例可以更加清楚。

附图说明

图1(a)是表示内部电源电路的结构例的图。图1(b)是用于说明动作的图。

图2是表示半导体装置的结构例的图。

图3是表示内部电源电路生成电源时的一个路径的图。

图4是表示内部电源电路生成电源时的另一个路径的图。

图5是表示内部电源的波形变化的图。

图6是表示每个路径的各晶体管的导通、截止状态的图。

图7是表示在内部电源电路发生异常电流的情况的图。

图8是表示内部电源的波形变化的图。

图9是表示半导体装置的结构例的图。

图10是表示内部电源的波形变化的图。

图11是表示高侧型的IPS的结构例的图。

具体实施方式

以下，参照附图对实施方式进行说明。另外，本说明书及附图中对实质上具有相同功能的要素标注相同的标号，由此省略重复的说明。

图1(a)是表示内部电源电路的结构例的图。内部电源电路1具有控制开关s0、钳位电路1a、电流控制元件1b、切换开关组1c及开关电路1d。另外，切换开关组1c作为三端子开关，包含开关s1(第1开关)、s2(第2开关)及s3(第3开关)。

输入端子IN与控制开关s0的输入端和开关电路1d的一个输入端连接。控制开关s0的电流输出端与开关s1、s2、s3的一个输入端和电流控制元件1b的输入端连接。

电流控制元件1b的输出端与开关s1、s3的另一个输入端和开关电路1d的另一个输入端连接。开关s1的输出端与开关s2的另一个输入端与内部接地GND1连接，开关s2、s3的输出端与内部电源输出端子VDDout连接。

开关电路1d的输出端与钳位电路1a的输入端连接，钳位电路1a的输出端经由输出端子OUT与负载2的一端连接，负载2的另一端与外部接地GND0连接。

这里，控制开关s0与电源电压VCC连接，基于控制信号Sin进行导通，输出电流。钳位电路1a与负载2连接，另外，进行控制开关s0的输出电压的钳位控制。

电流控制元件1b基于被钳位控制的输出电压，使电流导通或非导通。切换开关组1c基于根据电流的导通或非导通而变化的电压对开关s1～s3的施加，对用于生成内部电源的路径L1(第1路径)、L2(第2路径)进行切换。开关电路1d使钳位电路1a和切换开关组1c结合或断开。

图1(b)是用于说明动作的图。纵轴是电压，横轴是时间。曲线ga表示由内部电源电路1生成的内部电源的波形。

在时间段ta中，生成经由路径L1的内部电源并上升。另一方面，因噪声等而在与负载2连接的传送线产生异常电流的情况下，如时间段tb所示，内部电源维持在无法上升的期间。

对于这样的现象，在内部电源电路1中，从控制开关s0的导通开始(时刻t1)到经过规定时间后的时刻t2中，使开关电路1d截止。开关电路1d截止，切断钳位电路1a和切换开关组1c的结合，从而再次生成经由路径L1的内部电源。

因而，如时刻t2之后所示，能够使内部电源正常上升到电源电压VCC为止。从而，能够抑制泄漏电流的发生，另外，能够防止周边电路的误动作。

接着，在说明本发明的技术的详细情况前，对不具备本发明的功能的内部电源电路的结构及其问题进行说明。另外，以下，将外部接地简称为GND0，内部接地简称为GND1。

图2是表示半导体装置的结构例的图。半导体装置100具备内部电源电路10和电荷泵101，该半导体装置100与负载2连接。

内部电源电路10具备P沟道MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)的PMOS晶体管M1～M3、N沟道MOSFET的NMOS晶体管M4、耗尽型MOSFET的耗尽型MOS晶体管Md及齐纳二极管Dz及电阻R1。

耗尽型MOS晶体管Md是耗尽型的MOSFET，是栅极电压为0V，在漏极-源极间流过电流的晶体管，被用作电流源。另外，PMOS晶体管M1～M3、NMOS晶体管M4是增强型的MOSFET。

关于电路元件的连接关系，PMOS晶体管M1的源极与电源电压VCC连接，PMOS晶体管M1的栅极与输入端子IN连接。PMOS晶体管M1的漏极与耗尽型MOS晶体管Md的漏极、NMOS晶体管M4的漏极、PMOS晶体管M2的源极及PMOS晶体管M3的源极连接。

耗尽型MOS晶体管Md的栅极与耗尽型MOS晶体管Md的源极、NMOS晶体管M4的栅极、齐纳二极管Dz的阴极及PMOS晶体管M2的栅极连接。

PMOS晶体管M2的漏极与PMOS晶体管M3的栅极和GND1连接。PMOS晶体管M2的背栅极与电源电压VCC连接，PMOS晶体管M3的背栅极与电源电压VCC连接。

PMOS晶体管M3的漏极与NMOS晶体管M4的源极和内部电源输出端子VDDout以及电荷泵101的一个电源端子连接。齐纳二极管Dz的阳极与电阻R1的一端连接，电阻R1的另一端经由输出端子OUT与负载2的一端连接。

电荷泵101的另一个电源端子与GND1连接，负载2的另一端与GND0连接。另外，从电荷泵101的输出端向规定电路输出升压的电压信号。该电压信号例如成为用于使驱动负载2的主开关(未图示)导通、截止时的开关控制信号。

这里，图中的VCC是外部的电源电压，例如为13V。另外，GND0是通常的0V的接地。而且，GND1不同于GND0，在半导体装置100的非动作时为0V，在半导体装置100动作时，例如是从VCC减去规定值(例如，5V)后的值的电压。

而且，输入端子IN是将进行内部电源电路10的驱动的导通、截止输入的输入信号Sin的端子。输出端子OUT是与负载2连接的输出端子。

另外，内部电源输出端子VDDout是内部电源电路10输出从外部电源VCC生成的内部电源VDD的端子。提供内部电源VDD及GND1作为周边电路的动作电源。

接着对内部电源电路10的正常时的动作进行说明。内部电源电路10形成从电源电压VCC通过2个路径生成内部电源VDD的结构。另外，内部电源电路10在输入信号Sin为L电平时驱动，在输入信号Sin为H电平时为非驱动。

图3是表示生成内部电源时的一个路径的图。路径L1是经由PMOS晶体管M3的路径，是用于从电源电压VCC生成大致无电压降地内部电源VDD的路径。

图4是表示生成内部电源时的另一个路径的图。路径L2是经由作为源极跟随器发挥作用的NMOS晶体管M4的路径。

路径L2中，生成比电源电压VCC低了NMOS晶体管M4的阈值电压量的电压值作为内部电源VDD。从而，使初始运行时高电压的电源电压VCC不会直接施加至周边电路。

图5是表示内部电源的波形变化的图。表示内部电源电路10的正常时的动作波形。

曲线g1表示输入信号Sin的波形，纵轴是输入信号Sin的电压(V)，横轴是时间T(μs)。

另外，曲线g2表示从内部电源输出端子VDDout输出的内部电源VDD的波形，纵轴是内部电源VDD的电压(V)，横轴是时间T(μs)。

〔0≤T＜T1〕输入信号Sin是H电平。从而，PMOS晶体管M1为截止。从而，内部电源电路10为非驱动，因此内部电源VDD为0V。

〔T1≤T＜T2〕期间Ta是在路径L1生成内部电源VDD的时间段。输入信号Sin从H电平开始向L电平转移，PMOS晶体管M1变成导通，因此，图3、图4所示得节点n1的电压(设为Vn1)上升。

另一方面，齐纳二极管Dz与流过PMOS晶体管M1的电流反向连接，另外，在期间Ta中，电压Vn1比齐纳二极管Dz的击穿电压(设为Vz)低。

因此，成为二极管钳位的状态，耗尽型MOS晶体管Md不通电(非导通)，图3、图4所示的节点n2的电压(设为Vn2)成为与电压Vn1相等的状态。

从而，与节点n1相连的PMOS晶体管M2的源极和与节点n2相连的PMOS晶体管M2的栅极为同电位，因此PMOS晶体管M2截止。

PMOS晶体管M2截止，则GND1的电位被施加至PMOS晶体管M3的栅极。从而，PMOS晶体管M3的栅极电位比PMOS晶体管M3的源极电位低，因此使PMOS晶体管M3导通。

另一方面，由于PMOS晶体管M3导通，因此NMOS晶体管M4的源极与节点n1电连接。因此，NMOS晶体管M4的源极电位与电压Vn1大致同电位(即，与节点n2的电压Vn2也是同电位)。

从而，NMOS晶体管M4的栅极和NMOS晶体管M4的源极为同电位，因此使NMOS晶体管M4截止。

由此，通过图3所示的路径L1，流过从PMOS晶体管M1输出的电流，生成内部电源VDD，内部电源VDD变为从内部电源输出端子VDDout输出。

另外，随着PMOS晶体管M1接近全导通，PMOS晶体管M1的输出电压(节点n1的电压Vn1)逐渐接近电源电压VCC，因此在期间Ta中，内部电源VDD上升。

〔T2≤T＜T3〕期间Tb是在路径L2生成内部电源VDD的时间段。内部电源VDD上升，达到齐纳二极管Dz的击穿电压Vz的值。该情况是齐纳二极管Dz的阴极侧的电压Vn2达到击穿电压Vz，因此齐纳二极管Dz发生击穿(产生二极管钳位的解除)。

齐纳二极管Dz击穿，则耗尽型MOS晶体管Md通电(导通)，从齐纳二极管Dz的阴极向阳极方向流过电流。

即，从PMOS晶体管M1输出的电流流经耗尽型MOS晶体管Md及齐纳二极管Dz。

此时，在节点n1的电压Vn1和节点n2的电压Vn2之间产生电位差，电压Vn1比电压Vn2高(Vn2＜Vn1)。从而，PMOS晶体管M2的栅极电位比PMOS晶体管M2的源极电位低，因此PMOS晶体管M2变为导通。

PMOS晶体管M2导通，则在PMOS晶体管M3的栅极施加高电位，因此PMOS晶体管M3变为截止。

另一方面，NMOS晶体管M4的栅极电位虽然被施加电压Vn2，但是比NMOS晶体管M4的源极电位高，因此使NMOS晶体管M4导通。

从而，通过图4所示的路径L2，流过从PMOS晶体管M1输出的电流，生成内部电源VDD，内部电源VDD变为从内部电源输出端子VDDout输出。

另外，在期间Tb中，内部电源VDD维持电压V1的值，直到齐纳二极管Dz的击穿被消除。该电压V1是从电源电压VCC减去NMOS晶体管M4的阈值电压后的电压值。

〔T3≤T＜T4〕期间Tc是从路径L2切换到路径L1，在路径L1再次生成内部电源VDD的时间段。

由于内部电源VDD成为电荷泵101的动作电源，因此电荷泵101在当前时刻动作。若电荷泵101进行动作，则输出使用于驱动负载2的主开关导通、截止的开关控制信号。

这样，电荷泵101进行动作，从而与负载2连接的输出端子OUT的电压也上升，因此齐纳二极管Dz的阳极侧的电压上升，齐纳二极管Dz的击穿被消除。

齐纳二极管Dz的击穿消除后，再次发生二极管钳位，因此内部电源的生成路径成为路径L1。

即，齐纳二极管Dz的击穿消除后，耗尽型MOS晶体管Md成为非通电，因此节点n1的电压Vn1和节点n2的电压Vn2变为相等。

从而，变为与期间Ta相同的晶体管的开关动作，由图3所示路径L1生成内部电源VDD。

〔T4≤T〕输入信号Sin成为L电平，PMOS晶体管M1成为全导通，内部电源VDD成为与电源电压VCC相同的电压值。

另外，图6的表20汇总表示了路径L1、L2的各晶体管的导通、截止状态。

接着，对要解决的问题进行说明。图7是表示在内部电源电路产生了异常电流的情况的图。内部电源电路10经由输出端子OUT与负载2直接连接，因此，输出端子OUT及与输出端子OUT连接的传送线容易接收外部噪声。

在输出端子OUT周边接收到外部噪声时，在与齐纳二极管Dz连接的电阻R1中可能流过反向电流Ia，此时，在电阻R1产生反向电压。若将反向电压设为Va，则Va＝Ia×R1。

若产生这样的状态，则齐纳二极管Dz的阴极侧的电压提高Va。因而，即使电荷泵101动作，与负载2连接的输出端子OUT的电压上升，齐纳二极管Dz的阴极侧的电压也持续比击穿电压高的状态，齐纳二极管Dz的击穿变得不能消除。若齐纳二极管Dz的击穿不消除，则无法转移到正常时进行的用于阶段性的内部电源生成的路径。

图8是表示内部电源的波形变化的图。表示内部电源电路10的异常时的动作波形。

曲线g11表示输入信号Sin的波形，纵轴是输入信号Sin的电压(V)，横轴是时间T(μs)。

另外，曲线g12表示从内部电源输出端子VDDout输出的内部电源VDD的波形，纵轴是内部电源VDD的电压(V)，横轴是时间T(μs)。

〔0≤T＜T1〕输入信号Sin是H电平。从而，PMOS晶体管M1变为截止，内部电源VDD变为0V。

〔T1≤T＜T2〕期间Ta成为在路径L1生成内部电源VDD的期间。另外，各晶体管的开关动作与图5相同，因此省略说明。

〔T2≤T＜Tres〕期间Td是在输出端子OUT接收外部噪声，在与齐纳二极管Dz连接的电阻R1发生了反向电压Va的状态。

若在电阻R1产生反向电压Va，则输出端子OUT的电压不再上升，内部电源VDD维持对在路径L2生成的电压V1加上了反向电压后的值的电压V2(＝V1+Va)。

因而，齐纳二极管Dz的阴极侧的电位持续比击穿电压高的状态，因此，齐纳二极管Dz的击穿未消除，无法转移到正常动作时进行的那样，用于阶段性的内部电源生成的路径(无法转移到路径L1)。

〔Tres≤T〕若内部电源VDD在一定时间未达到电源电压VCC，则形成由上位对内部电源电路10进行复位的构成。该例中，示出了在时刻Tres复位的情形，复位后，内部电源VDD成为0V。另外，输入信号Sin也从L电平转移到H电平。

这样，内部电源电路10中，若因在与负载2连接的输出端子OUT重叠噪声等原因而发生异常电流，则使内部电源VDD无法正常上升到规定电平。若发生这样的现象，则产生泄漏电流，成为电路产生误动作的主要原因。

另外，采用上述传统技术(专利文献1)这样的RC滤波器的方法中，电容连接于开关元件的输出端子和GND之间，因此，输出端子和GND端子之间的ESD(Electro Static Discharge：静电放电)耐量恐怕会降低。另外，根据RC时间常数的设定，考虑到要求面积大的电容的可能性高，安装规模也大幅增加。

本发明鉴于这点，提供不降低ESD耐量且不大幅增加安装规模，可高精度地生成内部电源并实现防止电路误动作的内部电源电路及半导体装置。

接着，对本发明的技术的内部电源电路进行说明。图9是表示半导体装置的结构例的图。半导体装置100a具备内部电源电路10a和电荷泵101。

另外，内部电源电路10a具备开关电路11、PMOS晶体管M1～M3、NMOS晶体管M4、耗尽型MOS晶体管Md及齐纳二极管Dz及电阻R1。

进一步地，开关电路11包含延迟元件11-1、延迟元件11-2(反相输出)、PMOS晶体管M5、耗尽型MOS晶体管Md1及NMOS晶体管M6。

半导体装置100a相对于图2的结构，包含新的开关电路11，其他结构要素与图2相同。

另外，若示出与图1的对应关系，则控制开关s0与PMOS晶体管M1对应，开关s1与PMOS晶体管M2对应，开关s2与PMOS晶体管M3对应，开关s3与NMOS晶体管M4对应。

另外，电流控制元件1b与耗尽型MOS晶体管Md对应，开关电路1d与开关电路11对应。钳位电路1a由齐纳二极管Dz及电阻R1实现。

若记述开关电路11的连接关系，则延迟元件11-1的输入端与输入端子IN和PMOS晶体管M1的栅极连接。延迟元件11-1的输出端与延迟元件11-2的输入端连接，延迟元件11-2的输出端与PMOS晶体管M5的栅极连接。

PMOS晶体管M5的源极与电源电压VCC连接，PMOS晶体管M5的漏极与耗尽型MOS晶体管Md1的漏极和NMOS晶体管M6的栅极连接。

耗尽型MOS晶体管Md1的栅极与耗尽型MOS晶体管Md1的源极和GND0连接。NMOS晶体管M6的漏极与NMOS晶体管M4的栅极、PMOS晶体管M2的栅极、耗尽型MOS晶体管Md的栅极及耗尽型MOS晶体管Md的源极连接。NMOS晶体管M6的源极与齐纳二极管Dz的阴极连接。其他元件的连接关系与图2相同。

对动作进行说明。图10是表示内部电源的波形变化的图。曲线g21表示输入信号Sin的波形，纵轴是输入信号Sin的电压(V)，横轴是时间T(μs)。

另外，曲线g22表示PMOS晶体管M5的栅极(图9所示A点)的电压Vg的波形，纵轴是栅极电压Vg(V)，横轴是时间T(μs)。

进一步地，曲线g23表示从内部电源输出端子VDDout输出的内部电源VDD的波形，纵轴是内部电源VDD的电压(V)，横轴是时间T(μs)。

〔0≤T＜T1〕输入信号Sin是H电平。从而，PMOS晶体管M1成为截止，内部电源VDD成为0V。另外，栅极电压Vg是L电平，因此使PMOS晶体管M5导通，NMOS晶体管M6导通。从而，节点n2和齐纳二极管Dz的阴极电连接。

〔T1≤T＜T2〕期间Ta成为在路径L1生成内部电源VDD的期间。另外，栅极电压Vg是L电平，因此节点n2和齐纳二极管Dz的阴极电连接。

〔T2≤T＜T5〕期间Te表示齐纳二极管Dz的击穿未消除的状态。另外，栅极电压Vg是L电平，因此，节点n2和齐纳二极管Dz的阴极电连接。

另外，如上所述，若在输出端子OUT接收外部噪声，在与齐纳二极管Dz连接的电阻R1产生反向电压Va，则输出端子OUT的电压不再上升。在该情况下，内部电源VDD维持在电压V1加上反向电压后的值的电压V2(＝V1+Va)。

〔T5≤T〕达到时刻T5后，栅极电压Vg转移到H电平。从而，使PMOS晶体管M5截止，NMOS晶体管M6截止，因此节点n2和齐纳二极管Dz的阴极成为电性非连接。

即，节点n2相对于齐纳二极管Dz及输出端子OUT不再连接，因此，耗尽型MOS晶体管Md成为非通电。

然后，节点n1的电压Vn1和节点n2的电压Vn2变为相等，因此，变为与期间Ta相同的晶体管的开关动作，由图3所示的路径L1生成内部电源VDD。从而，内部电源VDD能够达到电源电压VCC。

另外，由延迟元件11-1、11-2设定的延迟时间在本例中为时间(Ta+Te)。利用这样的延迟设定，从PMOS晶体管M1的导通开始时刻T1到经过规定时间(Ta+Te)后的时刻T5中，开关电路11内的PMOS晶体管M5成为截止，因此NMOS晶体管M6截止，节点n2和齐纳二极管Dz的阴极成为电性非连接。

如上所述，根据半导体装置100a的结构，从PMOS晶体管M1的导通开始时刻经过规定时间后，在达到时刻Tres前，能够可靠地进行经由路径L1的内部电源的生成。从而，能够使内部电源正常上升到电源电压VCC，能实现防止误动作。

接着，对适用本发明的半导体装置100a的IPS的结构进行说明。图11是表示高侧型的IPS的结构例的图。

IPS30与负载2、微机4、电池5连接。另外，IPS30具备逻辑电路31、电平转换驱动器32、内部电源电路33、ST(status：状态)电路34、低电压检测电路35、短路检测电路36、负载开路检测电路37、过电流检测电路38及过热检测电路39。

进一步地，IPS30具有用于驱动负载2的开关元件M0，开关元件M0与二极管D0(FWD:Free Wheel Diode飞轮二极管)连接。

在开关元件M0变为截止的瞬间，从马达等的感应性的负载2产生反电动势。因而，采用使二极管D0相对于开关元件M0反向并联连接，使此时的负载电流回流的结构。

这里，逻辑电路31将从端子In输入的来自微机4的控制信号及各保护电路的状态检测信号一并识别，输出用于控制开关元件M0的ONBH(ON By H)信号。

电平转换驱动器32生成使从逻辑电路31输出的ONBH信号升压到使开关元件M0全导通所需的电平为止的GS信号，将其施加在开关元件M0的栅极。另外，电平转换驱动器32包含上述电荷泵101的功能。

内部电源电路33生成从比VCC电压低的值阶段性地上升的电源电压即内部电源，提供至需要由内部电源控制的电路。另外，内部电源电路33包含图9所示的内部电源电路10a的功能。

ST电路34将开关元件M0的动作状态经由ST端子发送至微机4。

低电压检测电路35在VCC电压比额定电压低时，向逻辑电路31发送异常信号。接收了从低电压检测电路35发送的异常信号的逻辑电路31使控制开关元件M0的ONBH信号成为截止信号并输出。

短路检测电路36在与开关元件M0的源极连接的输出端子OUT在GND发生短路时，向逻辑电路31发送异常信号。接收了从短路检测电路36发送的异常信号的逻辑电路31使控制开关元件M0的ONBH信号成为截止信号并输出。

负载开路检测电路37在与开关元件M0的源极连接的输出端子OUT成为开路时，向逻辑电路31发送异常信号。接收了从负载开路检测电路37发送的异常信号的逻辑电路31使控制开关元件M0的ONBH信号成为截止信号并输出。

过电流检测电路38从与开关元件M0构成电流镜电路的晶体管Mc接收与流过开关元件M0的电流相同的电流。并且，若检测到流过与额定相比异常大的电流，则向逻辑电路31发送异常信号。接收了从过电流检测电路38发送的异常信号的逻辑电路31使控制开关元件M0的ONBH信号成为截止信号并输出。

过热检测电路39在开关元件M0成为高于额定的异常高温时，向逻辑电路31发送异常信号。接收了从过热检测电路39发送的异常信号的逻辑电路31使控制开关元件M0的ONBH信号成为截止信号并输出。

如上所述，根据本发明，即使在与负载连接的传送线重叠噪声等而发生异常电流，也能够使内部电源高精度地上升到电源电压。

从而，不降低ESD耐量而且不大幅增大集成电路的面积，能够抑制开关元件导通时的泄漏电流的发生，并且能够防止因外部噪声而导致开关元件未能全导通等误动作。

以上，例示了实施方式，但是，实施方式所示的各部分结构也能够替换为具有相同的功能的其他结构。另外，也可以附加其他任意的结构物、工序。

上述内容仅仅示出了本发明的原理。而且，专业技术人员能够进行大量的变形、变更，本发明不限于所述解释、说明的正确的结构及应用例，与之对应的全部变形例及等效内容也视为基于所附的权利要求及其等效内容的本发明的范围。

标号说明

1 内部电源电路

1a 钳位电路

1b 电流控制元件

1c 切换开关组

1d 开关电路

2 负载

s0 控制开关

s1 第1开关

s2 第2开关

s3 第3开关

Sin 控制信号

L1 第1路径

L2 第2路径

IN 输入端子

OUT 输出端子

VDDout 内部电源输出端子

GND0 外部接地

GND1 内部接地

ga 内部电源的波形

ta 第1路径的内部电源的生成期间

tb 内部电源上不再升期间

t1 控制信号的导通开始时刻

t2 经过规定时间时的时刻