半导体结构及其形成方法
【技术领域】
[0001] 本发明涉及半导体制造领域，特别是涉及一种半导体结构及其形成方法。
【背景技术】
[0002] 随着集成电路制造技术的快速发展，半导体器件的技术节点在不断减小，器件的 几何尺寸也遵循摩尔定律不断缩小。当半导体器件尺寸减小到一定程度时，由半导体器件 接近物理极限所带来的各种问题相继出现。在半导体器件制造领域，最具挑战性的难题是 如何解决器件可靠性下降的问题，送种现象主要是由传统栅介质层厚度不断减小所造成 的。现有技术提供的方法W高k栅介质材料代替传统的栅介质材料，同时采用金属栅极替 代多晶娃栅极，可W有效提高半导体器件的可靠性，优化电学性能。
[0003] 现有技术提供了一种具有金属栅极的半导体器件制造方法，包括；提供半导体衬 底，在所述衬底上形成有包括高k材料和金属材料的栅介质层；形成位于栅介质层上的栅 极层；形成覆盖所述栅介质层和栅极层的层间介质层；W所述栅极层为停止层，对所述层 间介质层进行化学机械抛光；去除所述栅极层，形成沟槽；在所述沟槽中填充满金属，形成 金属栅极。
[0004] 尽管包括高k材料及金属材料的栅介质层和金属栅极的引入能够改善半导体器 件的电学性能，但是在实际应用中发现，由于器件几何尺寸的不断缩小，制造工艺较复杂且 难W稳定控制，容易导致器件失效。
【发明内容】
[0005] 本发明解决的问题是通过在未被栅极结构和侧墙覆盖的浅沟槽隔离结构表面形 成第二保护层，避免浅沟槽隔离结构中的氧化娃材料被湿法清洗工艺腐蚀，即保护位于浅 沟槽隔离结构上的部分侧墙下方的氧化娃材料不被腐蚀，更进一步地避免暴露栅介质层， 从而保护栅介质层不被腐蚀和消耗，避免了半导体器件失效。
[0006] 为解决上述问题，本发明提供了一种半导体结构的形成方法，包括；提供半导体衬 底，所述半导体衬底包括有源区和浅沟槽隔离结构，所述半导体衬底表面形成有栅极结构 和位于所述栅极结构侧壁的侧墙，所述栅极结构和侧墙覆盖部分有源区和浅沟槽隔离结构 表面；在未被栅极结构和侧墙覆盖的浅沟槽隔离结构表面形成第一保护层；对所述第一保 护层进行改性处理，使得第一保护层完全转变为第二保护层。
[0007] 可选的，所述第一保护层为无定型娃，第一保护层的厚度为10Λ~50/\。
[0008] 可选的，形成所述第一保护层的工艺为选择性外延生长。
[0009] 可选的，所述选择性外延生长的温度为40(TC~90(TC，气压为3Torr~40Torr，用 于反应形成无定型娃的前驱气体包括娃源气体SiH4和SizHe中的一种或几种，所述前驱气 体的流量为20sccm~200sccm，反应还包括了选择性刻蚀气体肥1，所述刻蚀气体肥1的流 量为50sccm~500sccm，所述选择性外延生长采用&作为稀释气体，所述&的稀释气体流 量为 5slm ~50slm。
[0010] 可选的，所述第二保护层为氮化娃，第二保护层的厚度为10甚^50乂。
[0011] 可选的，所述对第一保护层进行改性处理形成第二保护层的工艺为等离子体改性 处理。
[0012] 可选的，所述等离子体改性处理适于将第一保护层氮化，且不影响浅沟槽隔离结 构、有源区、侧墙和栅极结构。
[0013] 可选的，所述等离子体改性处理采用射频放电等离子体、微波等离子体或者解禪 合等离子体。
[0014] 可选的，所述射频放电等离子体的等离子体改性处理，采用成和化的混合气体 作为反应气体，混合气体的压力为ITorr~20Torr，混合气体中N的原子百分比浓度为 1 X I〇i4atoms/cm3 ~5 X I〇i6atoms/cm3,射频功率为 50W ~2000W，偏压为 0V ~50V，温度为 30°C~50°C，工艺时间为2分钟~20分钟。
[0015] 可选的，所述半导体衬底为娃衬底、错衬底或绝缘体上娃衬底，所述浅沟槽隔离结 构材料为氧化娃。
[0016] 可选的，所述栅极结构包括位于半导体衬底表面的栅介质层、位于所述栅介质层 表面的栅极层和位于所述栅极层表面的掩模层，所述栅介质层包括位于半导体衬底表面的 介质层和位于所述介质层表面的金属层。
[0017] 可选的，所述介质层包括位于半导体衬底表面的第一介质层和位于所述第一介质 层表面的第二介质层，所述第一介质层为厚度2A~10进的Si〇2或者SiON，所述第二介质层 为厚度5A~30A的册〇2、HfON、Zr〇2或者ZrON，所述金属层为厚度lOA~20A的Ti、TiN、 TaN、Ta、TaC 或者 TaSiNo
[0018] 可选的，所述栅极结构横跨有源区及浅沟槽隔离结构的交界线。
[0019] 本发明还提供了一种半导体结构，包括；半导体衬底，所述半导体衬底包括有源区 和浅沟槽隔离结构，在所述半导体衬底表面形成有栅极结构和位于所述栅极结构侧壁的侧 墙；位于未被栅极结构和侧墙覆盖的浅沟槽隔离结构表面的第二保护层。
[0020] 可选的，所述第二保护层为氮化娃，保护层的厚度为10藻~50A。
[0021] 可选的，所述半导体衬底为娃衬底、错衬底或绝缘体上娃衬底，所述浅沟槽隔离结 构材料为氧化娃。
[0022] 可选的，所述栅极结构包括位于半导体衬底表面的栅介质层、位于所述栅介质层 表面的栅极层和位于所述栅极层表面的掩模层，所述栅介质层包括位于半导体衬底表面的 介质层和位于所述介质层表面的金属层。
[0023] 可选的，所述介质层包括位于半导体衬底表面的第一介质层和位于所述第一介质 层表面的第二介质层，所述第一介质层为厚度2藻~10羞的Si化或者SiON，所述第二介质 层为厚度5盖~30A的Hf〇2、HfON、Zr〇2或者ZrON，所述金属层为厚度lOA~20A的Ti、TiN、 TaN、Ta、TaC 或者 TaSiNo
[0024] 可选的，所述栅极结构横跨有源区及浅沟槽隔离结构的交界线。
[00巧]与现有技术相比，本发明的技术方案具有W下优点：
[0026] 本发明提供一种半导体结构形成方法，通过在未被栅极结构和侧墙覆盖的浅沟槽 隔离结构表面形成第二保护层，避免浅沟槽隔离结构中的氧化娃材料被湿法清洗工艺腐 蚀，即保护位于浅沟槽隔离结构上的部分侧墙下方的氧化娃材料不被腐蚀，更进一步地避 免暴露栅介质层，从而保护栅介质层不被腐蚀和消耗，避免了半导体器件失效。进一步地， 所述第二保护层的材料为氮化娃，不会对临近的有源区造成影响。
[0027] 本发明提供一种半导体结构，包括半导体衬底和在未被栅极结构和侧墙覆盖的浅 沟槽隔离结构表面的保护层，所述保护层能够避免浅沟槽隔离结构中的氧化娃材料被湿法 清洗工艺腐蚀，即保护了位于浅沟槽隔离结构上的部分侧墙下方的氧化娃材料不被腐蚀， 更进一步地避免暴露栅介质层，从而保护栅介质层不被腐蚀和消耗，避免了半导体器件失 效。
【附图说明】
[0028] 图1至图3为本发明一实施例的半导体结构示意图；
[0029] 图4至图7为本发明另一实施例的半导体结构示意图；
[0030] 图8至图13为本发明再一实施例的半导体结构及其形成方法示意图。
【具体实施方式】
[0031] 由【背景技术】可知，在现有技术中，在具有金属栅极的半导体器件制造中，制造工艺 较复杂且难W稳定控制，容易导致器件失效。
[0032] 为了进一步说明，本发明提供了一个半导体结构的实施例。
[0033] 请参考图1、图2和图3,提供半导体衬底10,所述半导体衬底10表面形成有栅极 结构和位于所述栅极结构侧壁的侧墙15,所述栅极结构包括位于半导体衬底10表面的栅 介质层、位于所述栅介质层表面的栅极层13和位于所述栅极层13表面的掩模层14。其中， 图1为所述半导体结构的俯视图，图2为图1沿切割线AA'方向的剖面结构示意图，图3为 图1沿切割线BB'方向的剖面结构示意图。
[0034] 所述半导体衬底10包括有源区10a和浅沟槽隔离结构10b，在图1中，所述有源区 10a及浅沟槽隔离结构10b的部分交