界线被栅极结构和侧墙15覆盖，因此用虚线表示。
[0035] 所述栅介质层包括位于半导体衬底10表面的介质层11和位于所述介质层11表 面的金属层12。所述介质层11还包括位于半导体衬底10表面的第一介质层和位于所述第 一介质层表面的第二介质层，所述第一介质层和第二介质层未在图2和图3中示出。
[0036] 请参考图1，所述栅极结构沿X轴方向横跨有源区10a及浅沟槽隔离结构1化的交 界线，且所述栅极结构沿X轴方向的一侧边缘区域位于浅沟槽隔离结构1化表面。
[0037] 所述半导体衬底10为娃衬底、错衬底或绝缘体上娃衬底。
[003引所述浅沟槽隔离结构10b为氧化娃。
[0039] 所述第一介质层为厚度2A~lOA的Si〇2或者SiON，所述第二介质层为厚度 5λ~30λ 的册〇2、HfON、Zr〇2 或者 ZrON。
[0040] 所述金属层 12 为厚度lOA~20Λ 的 Ti、TiN、TaN、Ta、TaC 或者 TaSiN。
[0041] 所述侧墙15和掩模层14都为氮化娃。
[0042] 接下来基于上述实施例的基础上，本发明提供了另一个半导体结构的实施例。
[0043] 请参考图4、图5、图6和图7,其中图4为本实施例半导体结构的俯视图，图5为图 4沿切割线CC'方向的剖面结构示意图，图6为图4沿切割线DD'方向的剖面结构示意图， 图7为图4沿切割线EE'方向的剖面结构示意图。本实施例的半导体结构与上一实施例基 本相同，不同的地方是所述浅沟槽隔离结构10b的部分表面与栅极结构和侧墙15分离，仅 有源区10a及浅沟槽隔离结构10b交界线附近、栅极结构下方的部分浅沟槽隔离结构10b 表面与栅极结构相连接，如图4、图5和图7中的区域II所示。
[0044] 图中所示的区域I为浅沟槽隔离结构1化与栅极结构和侧墙15分离的区域，为了 便于图示说明，区域I用阴影示出。需要说明的是，位于浅沟槽隔离结构1化上的侧墙15 与浅沟槽隔离结构1化表面全部分离，且栅极结构中位于浅沟槽隔离结构1化上、靠近侧墙 15的部分栅极结构也与浅沟槽隔离结构1化表面分离，暴露出部分栅介质层底面。
[0045] 所述暴露出的部分栅介质层不再受到栅极层13和侧墙15的保护，在后续的工艺 中会被损伤和消耗，且所述损伤和消耗随着工艺步骤的积累会越来越严重，造成栅极结构 中部分栅介质层造成全部栅介质层的缺失，从而引起了半导体器件失效。
[0046] 对上述实施例进行研究发现，造成所述浅沟槽隔离结构10b的部分表面与栅极结 构和侧墙15分离，仅在有源区10a及浅沟槽隔离结构1化交界线附近栅极结构下方的部分 浅沟槽隔离结构1化表面与栅极结构相连接的原因是：如图1、图2和图3所示的半导体结 构经历一系列工艺处理之后，浅沟槽隔离结构1化会受到损伤的和消耗，先是与位于浅沟 槽隔离结构1化上的部分侧墙15发生分离，接下来随着浅沟槽隔离结构1化进一步的损伤 的和消耗，所述分离现象沿X轴和y轴方向推进，直至浅沟槽隔离结构1化与位于浅沟槽隔 离结构1化上的侧墙15全部分离，暴露出部分位于浅沟槽隔离结构1化上的栅介质层底 面，仅区域II所示区域对应的部分浅沟槽隔离结构1化表面还与栅极结构相连接。
[0047] 通过进一步研究发现，造成所述浅沟槽隔离结构1化损伤的和消耗的原因是；女口 图1、图2和图3所示的半导体结构，在经历例如干法刻蚀、光刻胶灰化、薄膜沉积等工艺处 理之后，需要利用湿法清洗工艺来进行处理W保证娃片表面的洁净度，所述湿法清洗工艺 通常会使用H2SO4/H2O2混合溶液、HF/UO混合溶液、NH4OH/H2O2/H2O混合溶液等，上述湿法清 洗的溶液会对氧化娃的浅沟槽隔离结构1化造成损伤和消耗，当浅沟槽隔离结构1化被损 伤到一定程度暴露出栅介质层底面后，后续的湿法清洗工艺就会对栅介质层造成损伤和腐 蚀。其中，第一介质层和第二介质层容易被HF/UO混合溶液腐蚀，而金属层12容易被H2SO4/ &〇2混合溶液W及NH4OH/H2O2/H2O混合溶液腐蚀。
[0048] 为解决上述问题，本发明提供了一种半导体结构的形成方法实施例，通过在未被 栅极结构和侧墙覆盖的浅沟槽隔离结构表面形成第二保护层，避免浅沟槽隔离结构中的氧 化娃材料被湿法清洗工艺腐蚀，即保护位于浅沟槽隔离结构上的部分侧墙下方的氧化娃材 料不被腐蚀，更进一步地避免暴露栅介质层，从而保护栅介质层不被腐蚀和消耗，避免了半 导体器件失效。
[0049] 为使本方法的上述目的、特征和优点能够更为明显易懂，下面结合附图对本方法 的【具体实施方式】做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比 例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实 际制作中应包含长度、宽度及深度的Η维空间尺寸。
[0050] 参考图8和图9,提供半导体衬底100,所述半导体衬底包括有源区100a和浅沟槽 隔离结构1〇化，所述半导体衬底100表面形成有栅极结构和位于所述栅极结构侧壁的侧墙 105,所述栅极结构和侧墙105覆盖部分有源区100a和浅沟槽隔离结构100a表面。其中， 图8为俯视图，图9为图8沿切割线FF'方向的剖面结构示意图。
[0051] 所述栅极结构包括位于半导体衬底100表面的栅介质层、位于所述栅介质层表面 的栅极层103和位于所述栅极层103表面的掩模层104,所述栅介质层包括位于半导体衬底 100表面的介质层101和位于所述介质层101表面的金属层102,所述介质层101还包括位 于半导体衬底100表面的第一介质层和位于所述第一介质层表面的第二介质层，所述第一 介质层和第二介质层未在图9中示出。
[0052] 在图8中，所述有源区100a及浅沟槽隔离结构10化的部分交界线被栅极结构和 侧墙105覆盖，因此用虚线表示。所述半导体衬底100被有源区100a和浅沟槽隔离结构 10化覆盖而不可见，因此半导体衬底100在图8中未示出。所述介质层101、金属层102和 栅极层103被掩模层104覆盖二不可见，因此介质层101、金属层102和栅极层103在图8 中未示出。
[0053] 请参考图8,所述栅极结构沿X轴方向横跨有源区100a及浅沟槽隔离结构10化的 交界线，且所述栅极结构沿X轴方向的一侧边缘区域位于浅沟槽隔离结构1〇化表面。
[0054] 所述半导体衬底100为娃衬底、错衬底或绝缘体上娃衬底。
[00巧]所述浅沟槽隔离结构10化材料为氧化娃。
[0056] 所述第一介质层为厚度2A~10Λ的Si化或者SiON，所述第二介质层为厚度 5A~30A 的册〇2、HfON、Zr〇2 或者 ZrON。
[0057] 所述金属层 102 为厚度 iOA~20Λ 的 Ti、TiN、TaN、Ta、TaC 或者 TaSiN，。
[005引所述侧墙105的材料为氮化娃，氮化娃的侧墙105沿X轴方向和y轴方向的宽度 都为60朵~180Λ，请参考图8。所述氮化娃侧墙105的形成步骤，包括：形成覆盖所述半 导体衬底100和栅极结构侧壁及顶面的氮化娃薄膜层；通过干法刻蚀回刻所述氮化娃薄膜 层，形成位于所述栅极结构侧壁的侧墙105。所述侧墙105适于控制有源区100a中离子注 入区域与栅极结构下方沟道的距离。
[0059] 所述干法刻蚀回刻氮化娃薄膜层的工艺，作为一个实施例，刻蚀气体包括CF4、 CH3F、CH2F2、CHFs、邸4、〇2、Nz、NFs、Ar和He中一种或几种，刻蚀气体的流量为5sccm~ 300sccm，偏压为50V~400V，功率为200W~500W，温度为30°C~60°C。
[0060] 掩模层104的材料为氮化娃。所述氮化娃的掩模层104适于保护栅极层103顶部， 避免栅极层103顶部在后续的工艺中受到损伤。
[0061] 参考图10和图11，在未被栅极结构和侧墙105覆盖的浅沟槽隔离结构10化表面 形成第一保护层106。其中，图10为俯视图，图11为图10沿切割线GG'方向的剖面结构示 意图。
[006引在图10中，浅沟槽隔离结构10化被所述第一保护层106覆盖而不可