X轴方向横跨有源区100a及浅沟槽隔离结构10化的交界线，且 所述栅极结构沿X轴方向的一侧边缘区域位于浅沟槽隔离结构1〇化表面。
[0082] 所述半导体衬底100为娃衬底、错衬底或绝缘体上娃衬底。
[0083] 所述浅沟槽隔离结构10化材料为氧化娃。
[0084] 所述第一介质层为厚度2Λ~10Λ的Si〇2或者SiON，所述第二介质层为厚度 5A~30A 的册〇2、HfON、Zr〇2 或者 ZrONo
[00财所述金属层102为厚度lOA~20A的Ti、TiN、TaN、Ta、TaC或者TaSiN。
[0086] 所述侧墙105的材料为氮化娃，氮化娃的侧墙105沿X轴方向和y轴方向的宽度 都丸㈱凌~1溯儿。
[0087] 所述在未被栅极结构和侧墙105覆盖的浅沟槽隔离结构10化表面形成的第二保 护层107为厚度ι〇Λ~5〇Α的氮化娃。
[008引所述氮化娃的第二保护层107对H2SO4/H2O2混合溶液、HF/UO混合溶液、ΝΗ4ΟΗ/ H2O2/H2O混合溶液有较高的抵抗性，能够避免浅沟槽隔离结构10化中的氧化娃材料被使用 上述溶液的湿法清洗工艺所腐蚀，即保护位于浅沟槽隔离结构10化上的部分侧墙105下方 的氧化娃材料不被腐蚀，更进一步地避免暴露栅介质层，从而保护栅介质层不被腐蚀和消 耗，避免了半导体器件失效。
[0089] 综上，本发明实施例提供的半导体结构形成方法，通过在未被栅极结构和侧墙覆 盖的浅沟槽隔离结构表面形成第二保护层，避免浅沟槽隔离结构中的氧化娃材料被湿法清 洗工艺腐蚀，即保护位于浅沟槽隔离结构上的部分侧墙下方的氧化娃材料不被腐蚀，更进 一步地避免暴露栅介质层，从而保护栅介质层不被腐蚀和消耗，避免了半导体器件失效。进 一步地，所述第二保护层的材料为氮化娃，不会对临近的有源区造成影响。
[0090] 本发明提供的半导体结构，包括半导体衬底和在未被栅极结构和侧墙覆盖的浅沟 槽隔离结构表面的第二保护层，所述第二保护层能够避免浅沟槽隔离结构中的氧化娃材料 被湿法清洗工艺腐蚀，即保护位于浅沟槽隔离结构上的部分侧墙下方的氧化娃材料不被腐 蚀，更进一步地避免暴露栅介质层，从而保护栅介质层不被腐蚀和消耗，避免了半导体器件 失效。
[0091] 虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本 发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当W权利要求所 限定的范围为准。
【主权项】
1. 一种半导体结构的形成方法，其特征在于，包括： 提供半导体衬底，所述半导体衬底包括有源区和浅沟槽隔离结构，所述半导体衬底表 面形成有栅极结构和位于所述栅极结构侧壁的侧墙，所述栅极结构和侧墙覆盖部分有源区 和浅沟槽隔离结构表面； 在未被栅极结构和侧墙覆盖的浅沟槽隔离结构表面形成第一保护层； 对所述第一保护层进行改性处理，使得第一保护层完全转变为第二保护层。2. 如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一保护层为无定 型娃，第一保护层的厚度为1OA~50A。3. 如权利要求2所述的半导体结构的形成方法，其特征在于，形成所述第一保护层的 工艺为选择性外延生长。4. 如权利要求3所述的半导体结构的形成方法，其特征在于，所述选择性外延生长的 温度为40(TC~90(TC，气压为3Torr~40Torr，用于反应形成无定型娃的前驱气体包括娃 源气体SIHa和SizHg中的一种或几种，所述前驱气体的流量为20sccm~200sccm，反应还包 括了选择性刻蚀气体肥1，所述刻蚀气体肥1的流量为SOsccm~SOOsccm,所述选择性外延 生长采用&作为稀释气体，所述&的稀释气体流量为5slm~50slm。5. 如权利要求1所述的半导体结构的形成方法，其特征在于，所述第二保护层为氮化 娃，第二保护层的厚度为1OA~50A。6. 如权利要求5所述的半导体结构的形成方法，其特征在于，所述对第一保护层进行 改性处理形成第二保护层的工艺为等离子体改性处理。7. 如权利要求6所述的半导体结构的形成方法，其特征在于，所述等离子体改性处理 适于将第一保护层氮化，且不影响浅沟槽隔离结构、有源区、侧墙和栅极结构。8. 如权利要求6所述的半导体结构的形成方法，其特征在于，所述等离子体改性处理 采用射频放电等离子体、微波等离子体或者解禪合等离子体。9. 如权利要求8所述的半导体结构的形成方法，其特征在于，所述射频放电等离子体 的等离子体改性处理，采用的和化的混合气体作为反应气体，混合气体的压力为ITorr~ 20To;r;r，混合气体中N的原子百分比浓度为IX l〇i4atoms/cm3~5X l〇i6atoms/cm3,射频功 率为50W~2000W，偏压为OV~50V，温度为30°C~50°C，工艺时间为2分钟~20分钟。10. 如权利要求1所述的半导体结构的形成方法，其特征在于，所述半导体衬底为娃衬 底、错衬底或绝缘体上娃衬底，所述浅沟槽隔离结构材料为氧化娃。11. 如权利要求1所述的半导体结构的形成方法，其特征在于，所述栅极结构包括位于 半导体衬底表面的栅介质层、位于所述栅介质层表面的栅极层和位于所述栅极层表面的掩 模层，所述栅介质层包括位于半导体衬底表面的介质层和位于所述介质层表面的金属层。12. 如权利要求11所述的半导体结构的形成方法，其特征在于，所述介质层包括位于 半导体衬底表面的第一介质层和位于所述第一介质层表面的第二介质层，所述第一介质层 为厚度2A~IOA的Si〇2或者SiON,所述第二介质层为厚度5A~30A的Hf〇2、HfON、Zr〇2或 者ZrON,所述金属层为厚度IOA~20A的Ti、TiN、TaN、Ta、TaC或者hSiN。13. 如权利要求11所述的半导体结构的形成方法，其特征在于，所述栅极结构横跨有 源区及浅沟槽隔离结构的交界线。14. 一种半导体结构，其特征在于，包括： 半导体衬底，所述半导体衬底包括有源区和浅沟槽隔离结构，在所述半导体衬底表面 形成有栅极结构和位于所述栅极结构侧壁的侧墙； 位于未被栅极结构和侧墙覆盖的浅沟槽隔离结构表面的第二保护层。15. 如权利要求14所述的半导体结构，其特征在于，所述第二保护层为氮化娃，保护层 的厚度为IOA~5()A。16. 如权利要求14所述的半导体结构，其特征在于，所述半导体衬底为娃衬底、错衬底 或绝缘体上娃衬底，所述浅沟槽隔离结构材料为氧化娃。17. 如权利要求14所述的半导体结构，其特征在于，所述栅极结构包括位于半导体衬 底表面的栅介质层、位于所述栅介质层表面的栅极层和位于所述栅极层表面的掩模层，所 述栅介质层包括位于半导体衬底表面的介质层和位于所述介质层表面的金属层。18. 如权利要求17所述的半导体结构，其特征在于，所述介质层包括位于半导体衬 底表面的第一介质层和位于所述第一介质层表面的第二介质层，所述第一介质层为厚度 2A~：IOA的Si〇2或者SiON,所述第二介质层为厚度5A~30A的册〇2、HfON、Zr〇2或者 ZrON,所述金属层为厚度1OA~20A的Ti、TiN、TaN、Ta、TaC或者hSiN。19. 如权利要求17所述的半导体结构，其特征在于，所述栅极结构横跨有源区及浅沟 槽隔离结构的交界线。
【专利摘要】本发明提供一种半导体结构及其形成方法，所述半导体结构的形成方法，包括：提供半导体衬底，所述半导体衬底包括有源区和浅沟槽隔离结构，所述半导体衬底表面形成有栅极结构和位于所述栅极结构侧壁的侧墙，所述栅极结构和侧墙覆盖部分有源区和浅沟槽隔离结构表面；在未被栅极结构和侧墙覆盖的浅沟槽隔离结构表面形成第一保护层；对所述第一保护层进行改性处理，使得第一保护层完全转变为第二保护层。所述第二保护层保护浅沟槽隔离结构中的氧化硅材料不被湿法清洗工艺所腐蚀，进一步地避免暴露栅介质层，从而保护栅介质层不被腐蚀和消耗，避免了半导体器件失效。
【IPC分类】H01L21/336, H01L29/78
【公开号】CN105655398
【申请号】
【发明人】何永根
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2016年6月8日
【申请日】2014年11月10日