缺陷分析法
【专利摘要】本发明提出了一种缺陷分析方法，使用缺陷分析系统对缺陷进行分析，得出能够杀伤待测晶圆良率的数量，同时，将当前层薄膜的缺陷与前一层薄膜的缺陷进行坐标叠加，能够更加精确的得出杀伤待测晶圆良率的缺陷的数量，以此计算出的良率杀伤率更加准确，能够增加对缺陷监控的敏感性，便于更加准确的判断晶圆是否报废。
【专利说明】缺陷分析法
【技术领域】
[0001]本发明涉及半导体制造领域，尤其涉及一种缺陷分析法。
【背景技术】
[0002]随着半导体工艺特征尺寸越来越小，对半导体工艺要求也越来越严格。在晶圆(wafer)制造过程中，设备或工艺出现意外均会导致晶圆表面发生缺陷(defect),由于缺陷会导致晶圆的良率降低，严重的会导致晶圆直接报废。现有技术中的缺陷分析法通常在晶圆形成薄膜层过程中，采用光电信号对薄膜层的表面进行扫描，同时收集不同检测点反馈的光电信号，之后比较相邻区域信号的差异，若差异值超过预设标准(Spec)，则标示为缺陷。实际生产时，会将所有缺陷统计起来，用来计算良率杀伤力(Yield Kill Rate)，并判断是否报废晶圆。
[0003]然而，晶圆表面会划分为多个区域，按照功能可分为工作区和虚拟区(Du_yArea);所述工作区主要是实现电路功能的区域，例如器件区、金属连接线等等；所述虚拟区主要是为了工艺需求形成在晶圆中，但不参与电路功能的区域，所述虚拟区一般为了平衡不同晶圆表面的密集度，有利于化学机械平坦化工艺的实现。由于缺陷会随机发生在晶圆表面的任何地方区域，因此，缺陷会有一部分落入工作区中，另一部分落入虚拟区中。但是不同区域的缺陷对于产品的良率的影响也是完全不同的，例如形成在虚拟区中的缺陷对良率的影响非常之小。然而，如上文所述，在实际检测中通常是根据晶圆全部的缺陷来进行统计杀伤率和判断是否报废，因此，现有技术中计算出的良率杀伤力并不十分准确，以此来判断晶圆是否报废也就存在一定的误差。
[0004]而且，现有技术缺陷的分析方法也无法判断当层薄膜的缺陷落入在虚拟区中对后层的电路或连线是否有影响。
【发明内容】
[0005]本发明的目的在于提供一种缺陷分析法，能够增加对缺陷监控的敏感性，精确的得出缺陷对晶圆的良率杀伤力，便于更加准确的判断晶圆是否报废。
[0006]为了实现上述目的，本发明提出了一种缺陷分析方法，包括步骤:
[0007]( I)对待测晶圆第N层薄膜进行缺陷检测，获得第N层薄膜的缺陷数量和坐标；
[0008](2)判断第N层薄膜的缺陷是否超出预定标准；若超出预定标准，则进入步骤(3)，若未超出预定标准，则进入步骤(5)；
[0009](3)使用缺陷分析系统对第N层薄膜的缺陷进行分析，得出第N层薄膜缺陷杀伤待测晶圆良率的数量；
[0010](4)判断杀伤待测晶圆良率的缺陷的数量是否超出预定标准；若超出预定标准，则报废待测晶圆，若未超出预定标准，则进入步骤(5 );
[0011](5)将第N层薄膜的缺陷与第N-1层薄膜的缺陷进行坐标叠加，得出第N层薄膜和第N-1层薄膜中杀伤待测晶圆良率的缺陷的数量；
[0012](6)判断第N层薄膜和第N-1层薄膜中杀伤待测晶圆的缺陷的数量是否超出预定标准；若超出预定标准，则报废待测晶圆，若未超出预定标准，则进行后续的生产；
[0013]其中，所述N为大于O的自然数。
[0014]进一步的，所述缺陷分析系统包括:
[0015]将所述待测晶圆表面分为工作区和虚拟区；
[0016]计算出第N层薄膜中落入所述工作区杀伤待测晶圆良率的缺陷的数量。
[0017]进一步的，将第N层薄膜中均与第N-1层薄膜和第M层薄膜电路连接的部分定义为工作区，其中M为大于N的自然数。
[0018]进一步的，将第N层薄膜中均与第N-1层薄膜电隔离能够实现电路功能的部分，以及第N层薄膜中均与第M层薄膜电隔离能够实现电路功能的部分，均定义为工作区。
[0019]进一步的，将第N层薄膜中均与第N-1层薄膜电隔离用于改善所述待测晶圆表面的密集度的部分，以及第M层薄膜电隔离用于改善所述待测晶圆表面的密集度的部分，均定义为所述虚拟区。
[0020]进一步的，在将第N层薄膜的缺陷与第N-1层薄膜的缺陷进行坐标叠加之后，再将第N层薄膜的缺陷与第M层薄膜的工作区进行坐标叠加，得出第N层薄膜的缺陷落入第M层薄膜的工作区中能杀伤待测晶圆良率的缺陷的数量。
[0021]进一步的，判断第N层薄膜的缺陷落入第M层薄膜的工作区中能杀伤待测晶圆良率的缺陷的数量是否超出预定标准，若超出预定标准，则报废待测晶圆，若未超出预定标准，则进行后续的生产。
[0022]与现有技术相比，本发明的有益效果主要体现在:使用缺陷分析系统对缺陷进行分析，得出能够杀伤待测晶圆良率的数量，同时，将当前层薄膜的缺陷与前一层薄膜的缺陷进行坐标叠加，能够更加精确的得出杀伤待测晶圆良率的缺陷的数量，以此计算出的良率杀伤率更加准确，能够增加对缺陷监控的敏感性，便于更加准确的判断晶圆是否报废。
【专利附图】
【附图说明】
[0023]图1为本发明一实施例中缺陷分析方法的流程图。
【具体实施方式】
[0024]下面将结合示意图对本发明的缺陷分析方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
[0025]为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，
[0026]在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0027]请参考图1，在本实施例中，提出了一种缺陷分析方法，包括步骤:
[0028]( I)对待测晶圆第N层薄膜进行缺陷检测，获得第N层薄膜的缺陷数量和坐标；
[0029]在步骤(I)中，采用光电信号对薄膜层的表面进行扫描同时收集不同检测点反馈的光电信号的方法检测缺陷，并获得缺陷的数量以及坐标。
[0030](2)判断第N层薄膜的缺陷是否超出预定标准；若超出预定标准，则进入步骤(3)，若未超出预定标准，则进入步骤(5)；
[0031]在步骤(2)中，预定标准可以根据具体的工艺进行选择，在此不做限定。
[0032](3)使用缺陷分析系统对第N层薄膜的缺陷进行分析，得出第N层薄膜缺陷杀伤待测晶圆良率的数量；
[0033]在步骤(3)中，所述缺陷分析系统包括:
[0034]将所述待测晶圆表面分为工作区和虚拟区；
[0035]其中，可以将第N层薄膜中均与第N-1层薄膜和第M层薄膜电路连接的部分定义为工作区，还可以将第N层薄膜中均与第N-1层薄膜电隔离能够实现电路功能的部分，以及第N层薄膜中均与第M层薄膜电隔离能够实现电路功能的部分，均定义为工作区；将第N层薄膜中均与第N-1层薄膜电隔离用于改善所述待测晶圆表面的密集度的部分，以及第M层薄膜电隔离用于改善所述待测晶圆表面的密集度的部分，均定义为所述虚拟区，所述虚拟区并不能实现电路功能。
[0036]计算出第N层薄膜中落入所述工作区杀伤待测晶圆良率的缺陷的数量。
[0037]所述工作区主要是能够实现电路功能，当缺陷落入所述工作区内时，对待测晶圆的良率影响也就最大，因此为了更加准确的计算出缺陷对待测晶圆的良率的杀伤率为多少，就应该先准确的得出缺陷落入所述工作区内的数量。
[0038](4)判断杀伤待测晶圆良率的缺陷的数量是否超出预定标准；若超出预定标准，则报废待测晶圆，若未超出预定标准，则进入步骤(5 );
[0039](5)将第N层薄膜的缺陷与第N-1层薄膜的缺陷进行坐标叠加，得出第N层薄膜和第N-1层薄膜中杀伤待测晶圆良率的缺陷的数量；
[0040]在步骤(5)中，若第N-1层薄膜的缺陷落入了第N-1层的虚拟区，在计算第N-1层的杀伤待测晶圆良率时不会将其计算在内，然而若上述缺陷却落入了第N层薄膜的工作区中，这时就应通过第N层薄膜与第N-1层薄膜的叠加之后计算在内。
[0041]优选的，在将第N层薄膜的缺陷与第N-1层薄膜的缺陷进行坐标叠加之后，再将第N层薄膜的缺陷与第M层薄膜的工作区进行坐标叠加，得出第N层薄膜的缺陷落入第M层薄膜的工作区中能杀伤待测晶圆良率的缺陷的数量，同样的，为了防止第N层薄膜中落入虚拟区的缺陷在第M层中落入了工作区，因此，需要将第N层薄膜中落入虚拟区的缺陷与第M层薄膜的工作区进行坐标叠加，若第N层薄膜中落入虚拟区的缺陷落入了第M层薄膜的工作区，则应将其计算在杀伤待测晶圆良率的缺陷中。
[0042]接着，判断第N层薄膜的缺陷落入第M层薄膜的工作区中能杀伤待测晶圆良率的缺陷的数量是否超出预定标准，若超出预定标准，则报废待测晶圆，若未超出预定标准，则进行后续的生产。
[0043](6)判断第N层薄膜和第N-1层薄膜中杀伤待测晶圆的缺陷的数量是否超出预定标准；若超出预定标准，则报废待测晶圆，若未超出预定标准，则进行后续的生产。
[0044]其中，所述N、M均为大于O的自然数，例如是1、2、3等等，且M大于N。
[0045]具体的，例如，在对待测晶圆第3层薄膜进行缺陷检测时，先判断检测出的缺陷是否超出预定标准，例如预定标准为5%，若检测出的缺陷率为4%，则无需进行额外的分析，直接将待测晶圆进入后续生产；
[0046]若检测出的缺陷率为6%，则使用缺陷分析系统对第3层薄膜的缺陷进行分析，假如缺陷落入第3层薄膜工作区的为4%，剩余2%落入虚拟区，则说明第3层薄膜的缺陷率没有达到报废标准，接着，将第3层薄膜的缺陷与第2层薄膜的缺陷进行坐标叠加，假如第2层薄膜的缺陷为3%，但有2%落入第3层薄膜的工作区，因此第2层薄膜与第3层薄膜能够杀伤待测晶圆良率的缺陷率应为4%加上2%为6%大于5%，此时在与第4层薄膜的工作区进行叠加，若叠加后，仅有4%的缺陷落入第4层薄膜的工作区内，则应视第3层薄膜的缺陷率不到报废标准，若叠加后，6%的缺陷全部落入第4层薄膜的工作区内，则应报废待测晶圆，假如第2层薄膜的缺陷并没有落入第3层薄膜的工作区中，则应将待测晶圆进入后续生产中；
[0047]若第3层薄膜的缺陷率为6%，并且全部落入工作区，再将第3层薄膜的缺陷与第4层薄膜(未形成)的工作区进行坐标叠加，由于第4层薄膜的工作区均已由半导体版图规划好，所述第4层薄膜虽然未形成，但是也能够得到第4层薄膜工作区的坐标，若叠加后，仅有4%的缺陷落入第4层薄膜的工作区内，则应视第3层薄膜的缺陷率不到报废标准，若叠加后，6%的缺陷全部落入第4层薄膜的工作区内，则应报废待测晶圆。
[0048]综上，在本发明实施例提供的缺陷分析方法中，使用缺陷分析系统对缺陷进行分析，得出能够杀伤待测晶圆良率的数量，同时，将当前层薄膜的缺陷与前一层薄膜的缺陷进行坐标叠加，能够更加精确的得出杀伤待测晶圆良率的缺陷的数量，以此计算出的良率杀伤率更加准确，能够增加对缺陷监控的敏感性，便于更加准确的判断晶圆是否报废。
[0049]上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属【技术领域】的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。
【权利要求】
1.一种缺陷分析方法，包括步骤: (1)对待测晶圆第~层薄膜进行缺陷检测，获得第~层薄膜中缺陷的数量和缺陷的坐标； (2)判断第~层薄膜的缺陷是否超出预定标准；若超出预定标准，则进入步骤(3),若未超出预定标准，则进入步骤(5)； (3)使用缺陷分析系统对第~层薄膜的缺陷进行分析，得出第~层薄膜缺陷杀伤待测晶圆良率的数量； (4)判断杀伤待测晶圆良率的缺陷的数量是否超出预定标准；若超出预定标准，则报废待测晶圆，若未超出预定标准，则进入步骤(5)； (5)将第~层薄膜的缺陷与第化1层薄膜的缺陷进行坐标叠加，得出第~层薄膜和第^-1层薄膜中杀伤待测晶圆良率的缺陷的数量； (6)判断第~层薄膜和第^-1层薄膜中杀伤待测晶圆的缺陷的数量是否超出预定标准；若超出预定标准，则报废待测晶圆，若未超出预定标准，则进行后续的生产； 其中，所述~为大于0的自然数。
2.如权利要求1所述的缺陷分析方法，其特征在于，所述缺陷分析系统包括: 将所述待测晶圆表面分为工作区和虚拟区； 计算出第~层薄膜中落入所述工作区杀伤待测晶圆良率的缺陷的数量。
3.如权利要求2所述的缺陷分析方法，其特征在于，将第~层薄膜中均与第化1层薄膜和第1层薄膜电路连接的部分定义为工作区，其中1为大于~的自然数。
4.如权利要求3所述的缺陷分析方法，其特征在于，将第~层薄膜中均与第化1层薄膜电隔离能够实现电路功能的部分，以及第~层薄膜中均与第1层薄膜电隔离能够实现电路功能的部分，均定义为工作区。
5.如权利要求3所述的缺陷分析方法，其特征在于，将第~层薄膜中均与第化1层薄膜电隔离用于改善所述待测晶圆表面的密集度的部分，以及第1层薄膜电隔离用于改善所述待测晶圆表面的密集度的部分，均定义为所述虚拟区。
6.如权利要求3所述的缺陷分析方法，其特征在于，在将第~层薄膜的缺陷与第化1层薄膜的缺陷进行坐标叠加之后，再将第~层薄膜的缺陷与第1层薄膜的工作区进行坐标叠力口，得出第~层薄膜的缺陷落入第1层薄膜的工作区中能杀伤待测晶圆良率的缺陷的数量。
7.如权利要求6所述的缺陷分析方法，其特征在于，判断第~层薄膜的缺陷落入第1层薄膜的工作区中能杀伤待测晶圆良率的缺陷的数量是否超出预定标准，若超出预定标准，则报废待测晶圆，若未超出预定标准，则进行后续的生产。
【文档编号】H01L21/66GK104465434SQ201310444792
【公开日】2015年3月25日 申请日期:2013年9月23日 优先权日:2013年9月23日
【发明者】王通, 杨健, 朱瑜杰, 陈思安 申请人:中芯国际集成电路制造(上海)有限公司