具有减少的电磁辐射的发射的印刷电路板的制作方法
【专利摘要】描述一种印刷电路板，包括第一外层、第二外层和集成电路。集成电路具有电连接至接地参考的单个暴露的焊盘，其具有电连接至第一电源的第一电源引脚和电连接至第二电源的第二电源引脚，第一电源被配置为生成具有比由第二电源生成的第二电源电流的频率分量高的频率分量的第一电源电流。所述板还包括第一解耦电容器，第一解耦电容器具有与第一电源引脚电连接的第一端子并且具有第二端子，所述板包括被插入在第一外层和第二外层之间的内层，内层包括电连接至接地参考的金属层，所述板包括第一过孔，所述板包括金属层电连接的第二过孔，并且所述板包括具有电连接至第二电源的第一引脚并且具有电连接至接地参考的第二引脚的第二解耦电容器。
【专利说明】具有减少的电磁辐射的发射的印刷电路板
【技术领域】
[0001]本发明总体涉及电子设备领域。更具体地，本发明涉及具有减小的电磁辐射的发射的印刷电路板。
【背景技术】
[0002]印刷电路板(PCB)具有将电子部件(诸如集成电路与电压或电流电源)相互电连接的功能。
[0003]有必要使用在电源和集成电路之间插入的解耦电容器，以便利用高频分量提供执行电源电流的值的突然转变所需的电流，并且以便减少由集成电路生成的噪声的传播。
[0004]事实上，电源、集成电路和接地路径形成环路，其利用高频分量承载朝向接地的返回电流，其中所述环路是被供给噪声的发射天线，该噪声通过由集成电路吸收的电流的切换生成，其可以引起电磁辐射的发射。此外，甚至印刷电路板的金属迹线可以传播通过吸收电流的切换生成的噪声，并且这一噪声在连接至印刷电路板的接线上传导。所述接线潜在地充当有效发射天线，其还增加来自印刷电路板的电磁辐射的发射。
[0005]用于执行对通过由集成电路吸收的电流的切换生成的噪声的过滤的已知技术是将所有电子部件安装在印刷电路板的相同外侧上(用“部件侧部层”指示)，并且使用一个或多个电容器(还被称作“解耦电容器”或“旁路”)，该电容器连接在电源电压和参考电压之间至接地，并且被放置为接近集成电路的电源和接地引脚。解耦电容器连接在集成电路的电源引脚和接地引脚之间:以这种方式，每个解耦电容器产生承载朝向接地的返回电流的局部环路，其中局部环路具有小尺寸并且因此其具有小电感值。这允许减少板的电磁辐射的发射，这是因为具有高频分量的朝向接地的返回电流被限制在具有小尺寸并且因此具有小电感值的环路内，其能够抑制由电源电流的突然转变引起的电源电压的值的动态波动的峰值，并且因此减少来自板的电磁辐射的发射。
[0006]因此解耦电容器具有局部储存电荷的功能，能够供应在由电源电流供电的集成电路的操作所需的电源电流的值的突然转变期间所需的电流，从而抑制由电源电流的突然转变引起的电源电压的动态波动的峰值。
[0007]在许多情况下，现代集成电路使用具有不同值的两个或更多电压电源进行操作。例如，集成电路包括用于接收较高值(例如，3.3V或5V)的电压的电源引脚以为与集成电路的输入/输出引脚连接的朝向外部的接口电路供电，并且包括用于接收较低值(例如，1.2V或1.8V)的电压的另一电源引脚以为集成电路内部的逻辑电路供电。此外，流经具有最高电压的引脚的电流具有相对低频率分量的趋势，而流经具有最低电压的引脚的电流具有更高频率分量的趋势。
[0008]在具有两个或更多电源的集成电路中，需要电分离与电源电压相关的具有高频分量的电流的返回路径和与另一电源电压相关的具有低频分量的电流的返回路径，由此防止由具有高频暂态的电流的切换生成的噪声在板内(例如在接地层或者电源层上)传播；这一传播可以有助于生成共模电流，该共模电流是集成电路安装在其上的板的电磁辐射的大量发射的原因。
[0009]与两个电源电压相关的返回电流之间的电分离通常在板的水平获得，该板的水平保持物理的分离:
[0010]由电源电压并且利用具有高频分量的电源电流供电的电子器件的朝向接地的返回路径；
[0011]与由电源电压并且利用具有低频分量的电源电流供电的电子器件的朝向接地的返回路径。
[0012]此外，也在集成电路内维持在由电源电压供电的元件的接地与由另一电源电压供电的元件的接地之间的物理分离并且因此维持电分离:因此，集成电路包括若干接地弓I脚，每个对应于相应电源电压，以助于星形连接以便将与不同电源电压相关的返回路径相互隔离。
[0013]包封在QFP (扁平封装)类型的封装内的集成电路具有朝向外部的连接引脚，其仅被放置在封装的周界的周围。
[0014]此外，具有单个暴露的接地焊盘的QFP封装是可用的并且这允许具有沿着封装的周界的针对其它功能可用的更大数目的引脚以及更好的热耗散。所述暴露的接地焊盘通常被放置在封装的顶部或者底部表面的中心处并且利用这一表面的一部分。
[0015]已知印刷电路板，该印刷电路板将电子部件安装在板的两个外部层上，例如在其中存在相当大尺寸的集成电路(例如微处理器)的情况下，该集成电路要求高数目的其它电路部件。在这一情况下，电子部件安装在印刷电路板的外层(被指示为“部件侧部层”)上，外集成电路安装在另一外部层(被指示为“焊接侧部层”)上。在其中安装在焊接侧部层上的集成电路的封装是具有单个暴露的接地焊盘的QFP类型的情况下，所述暴露的接地焊盘被焊接在焊接侧部上并且也有必要借由一个或者多个过孔将暴露的接地焊盘与部件侧部层连接，以便帮助QFP封装的热耗散。
[0016]本 申请人:已经观察到安装在焊接侧部层上的QFP封装的暴露的接地焊盘与部件侧部层的连接产生朝向接地的环路，其具有相当大的尺寸，这是因为其穿过在焊接侧部层和部件侧部层之间包括的印刷电路板的所有内部层(例如，在包括四个层的板中，存在两个内层，一个用于连接信号引脚，另一个用于接地):相当大的尺寸生成朝向接地产生的返回环路的高电感，并且生成在板内部的辐射结构，由此增加了印刷电路板的朝向外部和朝向板本身电磁辐射的发射。这可以允许符合国际标准CISPR25和IEC61967中限定的电磁兼容性测试。
[0017]此外，本 申请人:已经观察到具有单个暴露的接地焊盘的QFP封装形成集成电路的两个或者更多电源共用的朝向接地的返回路径，这是因为仅有一个接地引脚，与集成电路的两个或者更多电源相关的朝向接地的返回路径连接至该接地引脚；因此有可能维持两个或者更多不同电源域的朝向接地的返回电流之间的分离。因此，当具有QFP封装(具有单个暴露的接地焊盘并且具有至少两个电源)的集成电路安装在印刷电路板上时，产生共模电流，其相当大地增加来自板的电磁辐射的发射并且因此不允许符合电磁兼容性测试。
【发明内容】
[0018]本发明涉及如所附权利要求1中所限定的印刷电路板，以及其在从属权利要求2到13中描述的优选实施方式。
[0019]本 申请人:已经理解根据本发明的印刷电路板允许减少电磁辐射的发射，即使在使用具有单个暴露的接地焊盘的QFP封装的情况下以及在使用具有不同频率分量的电源电流的至少两个电源的情况下。
【专利附图】
【附图说明】
[0020]本发明的其它特性和优势将从优先实施方式和参照附图借由示例给出的其变体的以下描述中得到，其中:
[0021]图1A示意性示出根据本发明的第一实施方式的印刷电路板的截面图；
[0022]图1B示意性示出根据本发明的第二实施方式的印刷电路板的截面图；
[0023]图1C示意性示出根据本发明的第三实施方式的印刷电路板的截面图；
[0024]图2A示意性示出根据本发明的印刷电路板的透视图，其中安装由具有单个暴露的接地焊盘的QFP封装包封的集成电路；
[0025]图2B更具体示出图2A的透视图的一部分；
[0026]图3A示出根据本发明的印刷电路板内部的层的顶视图；
[0027]图3B示出根据本发明的印刷电路板外部的层的顶视图。
【具体实施方式】
[0028]参照图1A，示出根据本发明的第一实施方式的印刷电路板50的截面图。
[0029]该印刷电路板50包括:
[0030]四个层20、21、22、23 ;
[0031]具有单个暴露的接地焊盘I的QFP类型的封装2 ；
[0032]第一解耦电容器3;
[0033]第二解耦电容器173;
[0034]在两个或者更多层20、21、22、23之间的多个电连接6、7、10、107、110(通常利用术语“过孔”指示)；
[0035]在两个邻接层之间插入的电绝缘材料层(例如FR-4类型)(为了简单起见，在图1A中未示出两个邻接层之间的绝缘层)。
[0036]板50由第一电源供电,第一电源包括安装在板50上或者在板50外部的局部电压调节器，以便生成第一电源电压VCCl和对应的第一电源电流ICCl ;备选地，第一电源可以是安装在另一板上并且为多个板供电的电压调节器。
[0037]板50也由第二电源供电，第二电源包括安装在板50上或者在板50外部的局部电压调节器，以便生成第二电源电压VCC2和对应的第二电源电流ICC2 ;备选地，第二电源可以是安装在另一板上并且为多个板供电的电压调节器。
[0038]第一电源电流ICCl具有如下切换，该切换具有比第二电源电流ICC2的切换的暂态的频率更高的频率的暂态。例如，第一电源电压的值VCCl等于1.2V并且第一电源电流ICCl具有如下切换，该切换具有数十或者数百兆赫的频率暂态，而第二电源电压的值VCC2等于3.3V并且第二电源电流ICCl具有如下切换，该切换具有数十或者数百千赫的频率暂态。[0039]QFP封装2(并且因此由封装2包封的集成电路)包括电连接至第一电源的第一电源引脚5并且包括电连接至第二电源的第二电源引脚105。
[0040]具有单个暴露的接地焊盘I的QFP封装2包括例如为微处理器的集成电路或者数字类型的集成电路，其中内部逻辑的一部分由第一电源生成的第一电源电压VCCl (例如等于1.2V)供电，并且其中与集成电路的输入/输出引脚连接的朝向外部的接口电路由第二电源生成的第二电源电压VCC2(例如等于3.3V)供电。
[0041]第一外层23(用“部件侧部层”指示)包括暴露的外表面，该外表面是印刷电路板50的外表面,并且包括内表面,该内表面与在第一外层23和内层21之间插入的绝缘层的表面接触。
[0042]第一外层23包括朝向外部电连接至第一电源电压VCCl (例如等于1.2V)的第一金属层13，并且包括与金属层13电分离并且朝向外部电连接至第二电源电压VCC2 (例如等于3.3V)的第二金属层113。
[0043]金属层13具有用于向封装2的第一电源引脚5提供第一电源电压VCCl的功能，并且具有向安装在第一外层23上的电子部件(为了简单起见在图1A中未示出)提供第一电源电压VCCl的功能。
[0044]金属层113具有用于向封装2的第二电源引脚105提供第二电源电压VCC2，以及向安装在第一外层23上的电子部件(为了简单起见在图1A中未示出)提供第二电源电压VCC2的功能。
[0045]第一外层23还包括与金属层13和与金属层113电隔离的金属层14 ;金属层14朝向外部连接至接地参考电压。
[0046]接地层22在印刷电路板50内部，与第一外层23邻接并且插入在第一外层23和层21之间。接地层22包括与在接地层22和第一外层23之间插入的绝缘层的表面接触的表面，并且包括与在接地层22和内层21之间插入的绝缘层的表面接触的另一表面。接地层22包括金属层12，该金属层具有向暴露的焊盘I和向安装在第一外层23上的电子部件的接地引脚分配接地参考电压的功能；此外，金属层12借由过孔7的部分7-3并且借由过孔107的部分107-3朝向板50的外部连接至接地参考电压。例如可以利用朝向局部电压调节器的共用端子的星形连接或者借由朝向外部电压调节器的共用端子的连接器和接线来实现朝向外部的接地连接；另一连接可以由连接至电压调节器的共用端子的扩散的邻接接地层形成。
[0047]内层21在印刷电路板50内部，并且被插入在接地层22和第二外层20之间。具体而言，内层21与第二外层20邻接，这意味着内层21接近第二外层20但不与其接触。更具体而言，内层21包括与在内层21和第二外表面20之间插入的绝缘层的表面接触的表面，并且包括与在内层21和接地层22之间插入的绝缘层的表面接触的另一表面。
[0048]备选地，内层21被插入在第二外层20和第一外层23之间，但不与第二外层20邻接，这意味着一个或者多个其它层可以被插入在第二外层20和内层21之间；此外，超过一个层可以被插入在内层21和第一外层23之间。
[0049]内层21包括金属层16，在该金属层上形成金属迹线以形成在封装2的输入/输出引脚与传感器、致动器之间的连接，在封装2的输入/输出引脚与安装在第一外层23上(或者安装在其它板上)的部件的通信线路之间的连接以及在安装在第一外层23上的电子部件之间的连接。
[0050]内层21包括由在下文中由“接地岛区(island) 4”指示的另一金属层4，其与金属层16电分离并且具有产生第一局部环路30 (在图1A中用虚线示出)以用于与第一电源电压VCCl相关的朝向接地的返回电流，以便减小由印刷电路板50发出的电磁辐射，以下将进行更具体说明。
[0051]第二外层30 (用“焊接侧部层”指示)包括暴露的外表面，该暴露的外表面是板50的与第一外层23的外表面相对的外表面,并且包括与在第二外层23和接地层22之间插入的绝缘层的表面接触的内表面。第二外层20包括金属层17，该金属层具有形成在封装2的第一电源引脚5与第一解耦电容器3之间的连接、在封装2的信号引脚与安装在板50上的其他部件的连接以及在安装在第一外层23上的电子部件之间的连接。
[0052]QFP封装2 (并且因此由封装2包封的集成电路)安装在第二外层20的暴露的外表面上并且暴露的焊盘I电连接至:
[0053]接地岛区4，借由过孔7的部分7-1 ；
[0054]接地层22的金属层12，借由过孔7的部分7_1、7_2并且借由过孔107的部分107-1 ；
[0055]第一外层23的金属层14，借由包括部分7-1、7-2、7_3的过孔7并且借由包括部分107-1、107-2 的过孔 107。
[0056]暴露的焊盘I和金属层14之间的物理连接(借由具有过孔7和107的连接获得)允许改进QFP封装2的热耗散，因为其产生具有高热传导性的路径。
[0057]必须注意，为了简单起见，在图1A中仅示出一个过孔7，但是有可能过孔7由将暴露的焊盘I电连接至接地岛区4、至金属层12和至金属层14的基本上相互平行的多个过
孔7a、7b、7c......制成:以这一方式，减小暴露的焊盘I和接地岛区4之间的以及暴露的
焊盘I和金属层14之间的电连接的电感。
[0058]类似地，在图1A中示出一个过孔110，但是有可能过孔107由将暴露的焊盘I电连接至金属层12以及电连接至金属层14的基本上彼此平行的多个过孔107a、107b、107c......制成。
[0059]QFP封装2具有借由过孔10电连接至第一外层23的金属层13 (继而连接至第一电源电压VCC1)的第一电源引脚5，并且其具有借由过孔110电连接至第一外层23的金属层113(继而连接至第二电源电压VCC2)的第二电源引脚5。必须注意，为了简单起见，在图1A中示出单个过孔10，但是有可能过孔10由将第一电源引脚5与第一外层23的金属层
13电连接的多个过孔10a、10b、IOc......制成；类似地，在图1A中仅指示一个过孔110，但
是有可能过孔110由将第二电源引脚105与第一外层23的金属层113电连接的多个过孔110a、110b、110c......制成。
[0060]第一解耦电容器3靠近封装2的第一电源引脚5地安装在第二外层20的暴露的外表面上。具体而言，第一解耦电容器3包括借由宽迹线17-1和在金属层17上几乎零长度电连接至封装2的第一电源引脚5的第一端子8，并且包括借由过孔6电连接至接地岛区4的第二端子9。
[0061]第二解耦电容器173安装在第一外层23的暴露的外表面上，并且因此在与第一解耦电容器3的相对的侧上。具体而言，第二解耦电容器173包括第一引脚278以及第二引脚279，第一引脚278电连接至第一外层23的金属层113 (继而连接至第二电源电压VCC2)并且借由过孔110电连接至封装2的第二电源引脚105，并且第二引脚279包括电连接至金属迹线14(继而连接至去往接地的参考电压)并且借由过孔107电连接至暴露的焊盘I。
[0062]第一解耦电容器3具有(与接地岛区4 一起)产生第一局部环路30用于与第一电源电压VCCl相关的朝向接地的返回电流的功能，以便减小与第一电源电压VCCl相关的朝向接地的返回电流的路径的电感，并且因此减小由印刷电路板50发出的电磁辐射，以下将更具体进行说明。
[0063]因此，第一解耦电容器3具有局部储存电荷的功能，能够提供执行流经第一电源引脚5的由封装2包封的集成电路的操作所需的第一电源电流ICCl的值的突然转变所需的电流，从而抑制由第一电源电流ICCl的突然转变引起的第一电源电压VCCl的动态波动的峰值，并且由此减小来自板50的电磁辐射的发射。
[0064]必须注意，封装2的第一电源引脚5和第一解耦电容器3的第一端子8之间的(借由迹线17-1的)连接并不穿过第一外层23的金属层13，并且因此降低(由第一电源引脚5所吸收的电流的切换生成的)噪声的朝向第一外层23的传播，该传播将引起来自板50的电磁辐射的发射。
[0065]必须注意，在图1A中使用黑点符号来指示电接触的存在(例如过孔和板的层之间、电子部件的两个引脚之间、引脚和过孔之间的电接触)，而使用桥符号来指示过孔在桥穿过层的点处不与板的层电连接。
[0066]接地岛区4借由过孔6与第一解耦电容器3的第二端子9电连接，借由过孔7的部分7-1与暴露的焊盘I电连接、借由过孔-的部分7-2与接地层22的金属层12电连接并且借由过孔7的部分7-2、7-3电连接至第一外层23的金属层14。
[0067]第一电源引脚5、由OFP封装2包封的集成电路、暴露的焊盘1、过孔7的部分7_1、接地岛区4、过孔6和第一解耦电容器3的集合具有产生第一局部环路30的功能，该第一局部环路允许电流流经第一电源引脚5以经由低电感路径朝向接地参考返回。事实上，第一局部环路的尺寸(意味着周界的长度)被最小化并且由第一局部环路30形成的路径的电感的值为小或者远小于由安装在第一外层23上的第二解耦电容器173形成的路径(参见图1A中230)的电感的值。已知在交流电中，电流流过具有最小电感的路径并且这一行为随着频率增加而增加；因此，通常具有高频分量的返回电流往往流经具有更小电感的第一局部环路30，而通常具有低频分量的返回电流主要流经接地层22的金属层12。以这一方式，减小了由于流经第一电源引脚5的第一电源电流ICCl的具有高频暂态的切换而引起的由印刷电路板50发出的电磁辐射，这是因为具有高频分量的返回电流保持限制在具有小电感值的第一局部环路30中:这允许对具有由封装2包封的集成电路的第一电源引脚5的切换生成的高频分量的噪声的高抑制，并且由此减小板50的电磁辐射的总发射。
[0068]在一个实施方式中，在第二外层20和内层21之间包括的绝缘层的厚度小于在内层21和接地层22之间的厚度:这帮助进一步减小第一局部环路30的尺寸。
[0069]例如，第一电源引脚5由此接收等于1.2V的电压值，其用来为由QFP封装2包封的数字型集成电路内部的逻辑的部分供电；所述内部逻辑由此根据具有高频率值(例如数十或者数百兆赫)的时钟信号同步操作。因此内部逻辑在其操作期间由此以第一电源电流ICCl的吸收峰值与在非常高频率逻辑值的切换对应，并且这要求在第一电源引脚5中流动的第一电源电流ICCl的值的具有高频暂态的切换，如果第一局部环路30不存在，则该第一电源引脚将是由板50发射的电磁辐射的源。
[0070]第二解耦电容器173具有产生第二环路用于与第二电源电压VCC2相关并且具有利用低频暂态的切换的朝向接地的返回电流的功能，以便减小由印刷电路板50发射的电
磁辐射。
[0071]因此第二解耦电容器173具有局部储存电荷的功能，能够提供执行流经第二电源引脚105的由封装2包封的集成电路的操作所需的第二电源电流ICC2的值的具有低频暂态的切换的电流，从而抑制由第二电源电流ICC2的具有低频暂态的切换的引起的第二电源电压VCC2的峰值，并且由此减小来自板50的电磁辐射的发射。
[0072]具体而言，第二环路230包括第二电源引脚105、过孔110、第二解耦电容器173、过孔107、暴露的焊盘I和由QFP包封的集成电路。
[0073]然而，第二环路230具有大于第一局部环路30的尺寸(意味着周界的长度)并且因此其具有大于第一环路30的电感。因此，在第二环路230中，其将返回电流流向与第二电源电压VCC2相关的接地并且主要具有比在第一局部环路30中流动的朝向接地的返回电流的切换的暂态的频率更低的频率的暂态的切换:这使得尽管存在执行朝向与第一和第二电源电压VCCl和VCC2相关的两个返回路径的短路的接地引脚1，仍然能够分离:
[0074]朝向接地流经第二环路230并且具有利用低频暂态的切换的返回电流；
[0075]与朝向接地流经第一局部环路30并且具有利用高频暂态的切换的返回电流。
[0076]以这一方式，其针对高频电流分量大大减小板50中的传播(具体而言，在接地层22上和在第一外层23上)并且其主要允许低频电流分量在板50内的传播；因此，其减小共模电流的生成并且因此其大大减小由板50的电磁辐射的发射。
[0077]必须注意，过孔7的部分7-1由此从第二外层20向内层21运载电流，而靠近部分7-1放置并且与其基本平行的的过孔6由此从内层21向第二外层20运载电流，因此具有相反方向:流经过孔6的电流由此生成与由流经过孔7的部分7-1的电流生成的电磁场相反的电磁场，因此生成的电磁场往往抵消。这进一步减小板50内高频电流分量的传播并且由此帮助进一步减小由板50发射的电磁辐射。
[0078]在一个实施方式中，封装2具有基本上矩形形状并且针对每侧包含类似于第一电源引脚5并且由此接收第一电源电压VCCl的电源引脚。在这一情况下，在第二外层20上安装类似于解耦电容器3的四个解耦电容器3-1、3-2、3-3、3-4，其具有相同电容值，在每侧上定位一个并且每个靠近相应电源引脚；此外，在内层21中存在相互分离并且与接地岛区4类似的4个接地岛区4-1、4-2、4-3、4-4，针对每个解耦电容器3-1、3_2、3-3、3_4分别一个。解耦电容器中的每个解耦电容器3-1、3-2、3-3、3-4具有与第一解耦电容器3相同的功能，也就是用于产生相应局部环路30-1、30-2、30-3、30-4用于朝向接地的具有高频分量的返回电流，每个环路用于相应电源引脚。四个解耦电容器3-1、3-2、3-3、3-4的存在允许进一步抑制第一电源电压VCCl的动态波动的峰值。
[0079]类似地，封装2针对每侧包含类似于第二电源引脚105并且由此接收第二电源电压VCC2的电源引脚。在这一情况下，在第一外层23上安装类似于第二解耦电容器173的四个解耦电容器173-1、173-2、173-3、173-4，其具有相同电容值，在每侧上定位一个并且每个靠近相应电源引脚。解耦电容器173-1、173-2、173-3、173-4中的每个解耦电容器具有与第二解耦电容器173相同的功能，也就是用于产生相应局部环路230-1、230-2、230-3、230-4用于朝向接地的具有低频分量的返回电流，其中环路230-1、230-2、230-3、230-4中的每个环路与相应电源引脚相关联。
[0080]图2A示出根据本发明的印刷电路板250的透视图。在板250上安装由具有单个暴露的接地焊盘I的QFP封装2包封的集成电路。必须注意，在图2A中以关于图1中所示的板50的层相反的顺序示出板250的层，也就是在图2的板250中在顶部处示出第一外层23 (而在图1A的板50中在底部处示出第一外层23)并且在底部处示出第二外层20 (而在图1A的板50中在顶部处示出第二外层20)。
[0081]板250的层20、21、22、23分别执行与板50的层20、21、22、23相同的功能。
[0082]以下论述是可能的:
[0083]板250的内层21包括接地岛区4，其具有与板50的内层21的接地岛区4类似的功能；
[0084]QFP封装2包括暴露的焊盘I ;
[0085]解耦电容器3具有端子8、9 ;
[0086]板250的过孔6具有与板50的过孔6相同的功能；
[0087]金属层14具有与板50的金属层14相同的功能，也就是产生具有高热传导性的路径(类似于“烟?”)，其允许改进从由封装2包封的集成电路抽取热量。
[0088]图2B更具体示出图2A的透视图的一部分。应当注意，在图2A和图2B中用相同参考标号指示相同元件。
[0089]此外，必须注意，在图2B中再次关于图2A的板250的层以相反顺序示出板250的层(并且因此以与图1A相同顺序示出图2B中的板250的层)，以便突出第一解耦电容器3的位置。
[0090]具体而言，图2B更具体示出电源引脚5并且其示出过孔10，该过孔10由此将电源引脚5电连接至部件侧部外层的金属层13(在图2B中未示出)，该部件侧部外层连接至第一电源电压VCC1。此外，图2B更具体示出接地岛区4，该接地岛区4借由过孔6电连接至第一解耦电容器3的端子9，并且示出QFP封装2的电源端子5借由宽金属迹线17-1和几乎零长度电连接至电容器3的端子8。
[0091]图3A示出印刷电路板250的内层21的顶视图。有可能注意到接地岛区4的存在，该接地岛区4将第一解耦电容器3 (在图3A中不可见，因为其安装在另一外层20上)的端子9与暴露的焊盘I电连接。其中可见的是具有将暴露的焊盘I与接地岛区4电连接的多个过孔。
[0092]也可能注意到金属层16的迹线的存在，其将封装2的引脚与安装在外侧部件上的其它电子部件连接。
[0093]在一个实施方式中，内层21包括四个接地岛区4、4-1、4-2、4_3，其借由与暴露的焊盘I的共用连接相互电短路。四个接地岛区4、4-1、4-2、4-3中的每个接地焊区已经关联相应的解耦电容器并且实现具有低电感的去往接地的相应的返回路径，由此允许具有高频分量的相应电流流经该返回路径。具有低电感的多个返回路径的存在旨在试图强制分离与电源电压的不同源相关的朝向接地的返回电流的分离，这是因为其试图在由于与暴露的焊盘I短路而并非物理分离的返回路径之间插入电隔离。以此方式，尝试进一步减小共模电流的生成，并且因此进一步减小由板250的电磁辐射的生成。
[0094]在图3A中，有可能注意到尽管在内层21上存在多个接地岛区4、4-1、4-2、4_3，但是针对金属层迹线16的大表面区域是可用的，并且因此存在用于执行由封装2包封的集成电路的输入/输出引脚的连接的路由的大表面区域。
[0095]图3B示出印刷电路板250的第二外层20的顶视图。有可能注意到存在金属区域35，在该金属区域35上焊接QFP封装2的暴露的焊盘I。也有可能注意到金属区域17_3和金属区域17-1的存在，在该金属区域17-3上焊接第一解耦电容器3的端子9，在金属区域17-1上焊接QFP封装2的电源引脚5。
[0096]参照图1B，其示出根据本发明的第二实施方式的印刷电路板150的截面图。应当注意的是在图1A和图1B中用相同参考标号指示相同元件。
[0097]第二实施方式与第一实施方式区别在于存在第三解稱电容器103,该第三解f禹电容器103安装在第一外层23的暴露的外表面上，因此在与第一解稱电容器3的侧相对的侧上。
[0098]解耦电容器103包括电连接至金属层13(继而连接至第一电源电压VCC1)的第一引脚109，并且包括电连接至金属层14 (继而连接至接地参考电压)的第二引脚108。
[0099]解耦电容器103具有产生第三环路130 (在图1B中用虚线示出)用于朝向接地的返回电流的功能，以便进一步减小由印刷电路板150发射的电磁辐射。具体而言，第三环路130包括第一电源引脚5、由QFP封装2包封的集成电路、暴露的焊盘1、过孔7、解耦电容器103和过孔10。
[0100]第三环路130具有大于第一局部环路30的尺寸(意味着周界的长度)并且因此其具有大于第一局部环路30的电感。因此，朝向接地的与第一电源电压VCCl相关并且具有比朝向接地的流经第一局部环路30的返回电流的频率分量更小的频率的分量的返回电流穿过第三环路130。
[0101]参照图1C，其示出根据本发明的第三实施方式的印刷电路板350的截面图。应当注意的是在图1A和图1C中用相同参考标号指示相同元件。
[0102]第三实施方式与第一实施方式的不同之处在于安装在第二外层20的暴露的外表面上的附加的解耦电容器203的存在，因此在第一解耦合电容器3的相同侧。
[0103]必须注意，图1C中示出的解耦电容器203的位置仅旨在说明第三实施方式，并且解耦电容器203的实际位置可以不同于图1C中示出的位置。具体而言，安装解耦电容器203以便关于第一解耦电容器3截面对准，如图2B中针对电容器3和203所示的那样。
[0104]解耦电容器203被放置为靠近第一电源引脚5，并且包括借由过孔111电连接至接地层22的金属层12的第一引脚209，并且包括借由金属层17上的金属迹线17-2电连接至第一电源引脚5的第二引脚208。
[0105]解耦电容器203具有与第二实施方式的第三解耦电容器103类似的功能，也就是产生朝向接地的附加返回路径用于与第一电源电压VCCl相关并且具有低频分量的电流。
[0106]在一个实施方式中，第二解稱电容器173的电容值约是第一解稱电容器3的电容值的三倍。例如第二解耦电容器173的电容值等于300nF，并且第一解耦电容器3的电容值等于100nF。
[0107]类似地，第三解耦电容器103(或者解耦电容器203)的电容值约为第一解耦电容器3的电容值的三倍。例如，例如第三解耦电容器103 (或者解耦电容器203)的电容值等于300nF，并且第一解耦电容器3的电容值等于100nF。
【权利要求】
1.一种印刷电路板(50),包括: 第一外层(23)； 第二外层(20)； 安装于所述第二外层上的集成电路(2)，所述集成电路具有: 单个暴露的焊盘(I)，电连接至接地参考， 第一电源引脚(5)，电连接至第一电源(VCCl)， 第二电源引脚(105)，电连接至第二电源， 其中所述第一电源被配置为生成具有比由所述第二电源生成的 第二电源电流的频率分量更高的频率分量的第一电源电流； 第一解耦电容器(3)，靠近所述第一电源引脚(5)安装于所述第二外层上，所述第一解耦电容器具有与所述第一电源引脚(5)电连接的第一端子(8)并且具有第二端子(9)；内层(21)，被插入在所述第一外层(23)和所述第二外层(20)之间，所述内层包括电连接至所述接地参考的金属层(4)； 第一过孔(7-1)，被配置为将所述暴露的焊盘(I)与所述内层的所述金属层(4)电连接; 第二过孔(6)，被配置为将所述第一解耦电容器的所述第二端子(9)与所述内层的所述金属层(4)电连接； 第二解耦电容器(173)，具有`电连接至所述第二电源的第一引脚(278)并且具有电连接至所述接地参考的第二引脚(279)。
2.根据权利要求1所述的印刷电路板，其中所述第二解耦电容器(173)安装于所述第一外层(23)上。
3.根据权利要求2所述的印刷电路板，其中所述第一外层(23)包括电连接至所述接地参考的第一金属层(14)，其中所述第一过孔(7-2、7-3)进一步被配置为将所述内层的所述金属层(4)与所述第二外层的所述第一金属层(14)电连接，并且其中所述第二解耦电容器的所述第二引脚(279)电连接至所述第二外层的所述第一金属层(14)。
4.根据权利要求3所述的印刷电路板，进一步包括第三过孔(107)，所述第三过孔被配置为将所述暴露的焊盘与所述第二外层的所述第一金属层(14)电连接。
5.根据权利要求4所述的印刷电路板，其中所述第二外层包括电连接至所述第一电源(VCCl)的第二金属层(13)，所述板还包括第四过孔(10)，所述第四过孔被配置为将所述第一电源引脚和所述第一解耦电容器的所述第一引脚与所述第二外层的所述第二金属层(13)电连接。
6.根据权利要求5所述的印刷电路板(250)，其中所述第二外层还包括电连接至所述第二电源(VCC2)的第三金属层(113)， 其中所述板还包括第五过孔(110)，所述第五过孔被配置为将所述第二电源引脚与所述第一外层(23)的所述第三金属层(113)电连接， 其中所述第二解耦电容器的所述第一引脚(278)与所述第二外层的所述第三金属层(113)电连接。
7.根据前述权利要求中至少一项所述的印刷电路板，其中所述内层(21)与所述第二外层(20)邻接。
8.根据权利要求2至7中至少一项所述的印刷电路板，还包括第三解耦电容器(103)，所述第三解耦电容器安装于所述第二外层上，并且具有电连接至所述接地参考的第一引脚(108)和电连接至所述第一电源的第二引脚(109)。
9.根据前述权利要求中至少一项所述的印刷电路板，其中所述第二解耦电容器的电容值约为所述第一解耦电容器的电容值的三倍。
10.根据前述权利要求中至少一项所述的印刷电路板，其中所述集成电路由“扁平封装”类型的封装包封。
11.根据权利要求2至10中至少一项所述的印刷电路板，所述板进一步包括安装于所述第二外层上的多个电子器件。
12.根据权利要求4至11中至少一项所述的印刷电路板，所述板包括被插入在所述第一外层(23)和所述内层(21)之间的另一内接地层(22)，其中所述接地层(22)包括借由所述第一过孔(7-3)和/或所述第三过孔(107-2)电连接至所述接地参考并且借由所述第一过孔(7-2)电连接至所述内层的所述金属层(4)的金属层(12)。
13.根据前述权利要求中至少一项所述的印刷电路板，其中所述板包括: 电连接至所述第一电源的多个电源引脚； 多个解耦电容器，靠近所述多个电源引脚的相应外部电源引脚安装于所述第二外层上，其中所述多个解耦电容器中的每个解耦电容器具有电连接至所述多个电源引脚中的相应电源引脚的第一引脚， 其中所述内层(21)包括在所述内层上相互分离并且借由相应过孔电连接至所述暴露的焊盘的多个金属层(4、4-1、4-2、4-3)， 其中所述多个解耦电容器中的每个解耦电容器具有借由相应过孔电连接至所述多个金属层中的相应金属层的第二引脚。
【文档编号】H01L23/64GK103796423SQ201310533924
【公开日】2014年5月14日 申请日期:2013年10月30日 优先权日:2012年10月30日
【发明者】M·罗蒂格尼, R·莫斯利, P·比哈特, G·埃金顿 申请人:飞思卡尔半导体公司, 意法半导体股份有限公司