一种电容器及功率集成电路的制作方法
【专利摘要】本实用新型属于功率器件结构设计领域，提供了一种电容器及功率集成电路。该电容器下极板与场效应晶体管漏极共用有源区，该电容器的下极板与场效应晶体管漏极电连接，且该电容器的下极板为包含漏极的部分阱区，该电容器的上极板是包含场效应晶体管漏极的部分阱区对应的顶层金属，其中场效应管漏极采用“E”型布局，具体的，作为上极板的顶层金属分布在场效应管漏极“E”型布局的封口端，从而将电容集成到场效应晶体管中而没有增加场效应晶体管的体积，若将集成了电容的场效应晶体管应用到功率集成电路，则可减小集成有电容的现有功率集成电路的体积及降低生产成本，有利于产品的推广及应用。
【专利说明】一种电容器及功率集成电路
【技术领域】
[0001]本实用新型属于功率器件结构设计领域，尤其涉及一种电容器及功率集成电路。【背景技术】
[0002]在驱动电路设计领域，为了降低成本并缩小体积，常采用功率集成电路实现对负载的恒流/恒压驱动控制。功率集成电路是指将功率器件、低压控制电路、信号处理和通信接口等电路模块集成在同一芯片中的特殊集成电路，其中的功率器件作为核心部分，占据了芯片的大部分面积。现有技术提供的恒流/恒压驱动电路中，功率集成电路采用N型的横向双扩散MOS (N Type Lateral Double Diffused MOS, NLDMOS)管作为功率器件，并在功率集成电路内部设置一电容CO，电容CO的一端连接NLDMOS的漏极引脚，通过电容CO的另一端实现对漏极弓I脚与地之间信号的采集。
[0003]其中，电容CO具体是集成到功率集成电路中而外接于NLDMOS管。具体地，如图1所示，图形A表示NLDMOS管11的低压N阱区，图形B表示NLDMOS管11的N+掺杂区，图形C表示NLDMOS管11的POLY多晶层，图形D表示顶层金属M2，图像E表示NLDMOS管11的P+掺杂区，图形F表示NLDMOS管11的高压N阱区，图形G表示NLDMOS管11的引脚PAD。NLDMOS管11设置引脚111，功率集成电路中的电容器12的两个极板引脚121和引脚122，引脚122与引脚111电连接。可见，虽然将电容CO集成到功率集成电路内部可简化芯片外部电路结构，但由于电容CO是外接于NLDMOS管11，因而增加了功率集成电路的体积及生产成本。
实用新型内容
[0004]本实用新型实施例的目的在于提供一种电容器，旨在解决现有功率集成电路中，由于电容外接于NLDMOS管，导致功率集成电路的体积大及生产成本高的问题。
[0005]本实用新型实施例是这样实现的，一种电容器，所述电容器下极板与场效应晶体管的漏极电连接，且所述电容器下极板为包含所述漏极的部分阱区，所述电容器的上极板是所述部分阱区对应的顶层金属。
[0006]其中，所述场效应晶体管的漏极可采用“E”型布局，作为所述电容器的上极板的所述顶层金属分布在所述“E ”型布局的封口端。
[0007]进一步地，所述场效应晶体管可以是NLDMOS管。
[0008]此时，所述NLDMOS管可包括钝化层和P衬底层，在所述P衬底层之上扩散有第一P阱、高压N阱和第二 P阱，所述高压N阱置于所述第一 P阱和所述第二 P阱之间；在所述第一 P阱内注入有第一 P+掺杂区和第一 N+掺杂区，在所述高压N阱内设置低压N阱，在所述低压N阱内注入有作为漏极的第二 N+掺杂区和第三N+掺杂区，在所述第二 P阱内注入有第四N+掺杂区和第二 P+掺杂区，且所述第二 N+掺杂区靠近所述第一 N+掺杂区、所述第三N+掺杂区靠近所述第四N+掺杂区；所述第一 N+掺杂区与所述第二 N+掺杂区之间且靠近第二 N+掺杂区部分的表面、所述第二 N+掺杂区与所述第三N+掺杂区之间的表面、所述第三N+掺杂区与所述第四N+掺杂区之间且靠近所述第三N+掺杂区部分的表面沉积有场区氧化层；所述第一 N+掺杂区与所述第二 N+掺杂区之间且靠近所述第一 N+掺杂区部分的表面、所述第三N+掺杂区与所述第四N+掺杂区之间且靠近所述第四N+掺杂区部分的表面沉积有栅氧化层；所述栅氧化层表面与部分所述场区氧化层表面沉积有POLY多晶层；所述第二 N+掺杂区和所述第三N+掺杂区是所述NLDMOS管的漏极，所述低压N阱为所述包含所述漏极的部分阱区；在所述钝化层与所述阱区、所述掺杂区之间设置有介质层。
[0009]其中，所述介质层可包括:
[0010]第一埋孔层，所述第一埋孔层包括多个第一埋孔，所述多个第一埋孔分别对应连接所述第一 P+掺杂区、所述第一 N+掺杂区、所述第二 N+掺杂区、所述第三N+掺杂区、所述第四N+掺杂区和所述第二 P+掺杂区；
[0011]第一金属层，所述第一金属层包括多个第一金属块，所述多个第一金属块与所述第一埋孔一一对应连接；
[0012]第二埋孔层，所述第二埋孔层包括多个第二埋孔，所述多个第二埋孔与所述多个
第一金属块一一对应连接；
[0013]第二金属层，所述第二金属层包括多个第二金属块，所述多个第二金属块中的一个连接第一引线，所述多个第二金属块中的另一个连接第二引线，余下的所述第二金属块与所述多个第二埋孔一一对应连接。
[0014]本实用新型实施例的另一目的在于提供一种功率集成电路，包括一场效应晶体管和一电容器，所述电容器是如上所述的电容器。
[0015]本实用新型实施例提出的电容器，其下极板与场效应晶体管的漏极电连接，且下极板为包含漏极的部分阱区，其上极板是包含场效应晶体管漏极的部分阱区对应的顶层金属，从而将电容器集成到场效应晶体管中而没有增加场效应晶体管的体积。若将集成有该电容器的场效应晶体管应用到功率集成电路，则可减小集成有电容的现有功率集成电路的体积及降低生产成本，有利于产品的推广及应用。
【专利附图】
【附图说明】
[0016]图1是现有技术提供的恒流/恒压驱动电路中，NLDMOS管与集成在功率集成电路内部并与漏极引脚连接的电容之间的连接示意图；
[0017]图2是本实用新型第一实施例提供的场效应晶体管的结构图；
[0018]图3是图2的H-H剖面图。
【具体实施方式】
[0019]为了使本实用新型的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本实用新型进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本实用新型，并不用于限定本实用新型。
[0020]针对现有技术存在的问题，本实用新型提出了一种电容器。该电容器下极板与场效应晶体管的漏极电连接，且下极板为包含漏极的部分阱区，该电容器上极板是包含场效应晶体管漏极的部分阱区对应的顶层金属。其中，场效应管的漏极可采用“E”型布局，此时，作为电容器上极板的顶层金属分布在“E”型布局的封口端。本实用新型中，场效应晶体管可以是现有各种增强型或耗尽型的JFET管或MOS管，以下将以NLDMOS管为例，详细说明本实用新型的实现方式:
[0021]实施例一
[0022]本实用新型实施例一提供了一种场效应晶体管，该场效应晶体管是NLDMOS管，如图2所示，图3是图2的H-H剖面图，为了便于说明,仅示出了与本实用新型实施例一相关的部分。
[0023]其中，图形A表示NLDMOS管21的低压N阱区，图形B表示NLDMOS管21的N+掺杂区，图形C表示NLDMOS管21的POLY多晶层，图形D表示顶层金属M2，图形E表示NLDMOS管21的P+掺杂区，图形F表示NLDMOS管21的高压N阱区，图形G表示NLDMOS管21的引脚PAD。结合图2和图3所示，本实用新型实施例一中，NLDMOS管21包括钝化层301和P衬底层306，在P衬底层306之上扩散有第一 P阱308、高压N阱309和第二 P阱307，高压N阱309置于第一 P阱308和第二 P阱307之间；在第一 P阱308内注入有第一 P+掺杂区和第一 N+掺杂区，在高压N阱309内设置低压N阱310，在低压N阱310内注入有作为漏极的第二 N+掺杂区和第三N+掺杂区，在第二 P阱307内注入有第四N+掺杂区和第二 P+掺杂区，且第二 N+掺杂区靠近第一 N+掺杂区，第三N+掺杂区靠近第四N+掺杂区；第一 N+掺杂区与第二 N+掺杂区之间且靠近第二 N+掺杂区部分的表面、第二 N+掺杂区与第三N+掺杂区之间的表面、第三N+掺杂区与第四N+掺杂区之间且靠近第三N+掺杂区部分的表面沉积有场区氧化层311 ;第一 N+掺杂区与第二 N+掺杂区之间且靠近第一 N+掺杂区部分的表面、第三N+掺杂区与第四N+掺杂区且靠近第四N+掺杂区部分的表面沉积有栅氧化层312 ；栅氧化层312表面与部分场区氧化层311表面沉积有POLY多晶层313 ;第二 N+掺杂区，第三N+掺杂区是NLDMOS管21的漏极，低压N阱310作为电容器的下极板、为包含漏极的部分阱区。在钝化层301与上述阱区、掺杂区之间设置有介质层。
[0024]为了解决现有技术存在的问题，在与场区对应的钝化层301上开窗213，外部引线通过开窗213区域通过第一引线212连接电容器的上极板顶层金属M2 ;包含漏极的低压N阱310，也即为该电容器的下极板，通过第二引线211连接到其他电路。即是说，该电容器的下极板与NLDMOS管21的漏极电连接，且该电容器的下极板为包含漏极的低压N阱310，从而将电容器集成到NLDMOS管21中而没有增加NLDMOS管21的体积。若将集成了电容器的NLDMOS管21应用到功率集成电路，则可减小集成有电容的现有功率集成电路的体积及降低生产成本，有利于产品的推广及应用。
[0025]进一步地，介质层可包括:第一埋孔层305，第一埋孔层305包括多个第一埋孔K1，多个第一埋孔Kl分别对应连接第一 P+掺杂区、第一 N+掺杂区、第二 N+掺杂区、第三N+掺杂区、第四N+掺杂区和第二 P+掺杂区；第一金属层304，第一金属层304包括多个第一金属块M1，多个第一金属块Ml与多个第一埋孔Kl 一一对应连接；第二埋孔层303，第二埋孔层303包括多个第二埋孔K2，多个第二埋孔K2与多个第一金属块Ml —一对应连接；第二金属层302,第二金属层302包括多个第二金属块M2,多个第二金属块M2中的一个连接第一引线212，多个第二金属块M2中的另一个连接第二引线211，余下的第二金属块M2与多个第二埋孔K2——对应连接。
[0026]实施例二
[0027]本实用新型实施例二提供了一种功率集成电路，包括一场效应晶体管和一如上实施例一所述的电容器。该场效应晶体管可以是实施例一所述的NLDMOS管21，在此不赘述。
[0028]综上所述，本实用新型提出的的电容器，其下极板与场效应晶体管的漏极电连接，且下极板为包含漏极的部分阱区，其上极板是包含场效应晶体管漏极的部分阱区对应的顶层金属，从而将电容集成到场效应晶体管中而没有增加场效应晶体管的体积，若将集成了电容的场效应晶体管应用到功率集成电路，则可减小集成有电容的现有功率集成电路的体积及降低生产成本，有利于产品的推广及应用。
[0029]以上所述仅为本实用新型的较佳实施例而已，并不用以限制本实用新型，凡在本实用新型的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本实用新型的保护范围之内。
【权利要求】
1.一种电容器，其特征在于，所述电容器下极板与场效应晶体管的漏极电连接，且所述电容器下极板为包含所述漏极的部分阱区，所述电容器的上极板是所述部分阱区对应的顶层金属； 所述场效应晶体管的漏极采用“E”型布局，作为所述电容器的上极板的所述顶层金属分布在所述“E”型布局的封口端； 所述场效应晶体管是NLDMOS管。
2.如权利要求1所述的电容器，其特征在于，所述NLDMOS管包括钝化层和P衬底层，在所述P衬底层之上扩散有第一 P阱、高压N阱和第二 P阱，所述高压N阱置于所述第一 P阱和所述第二 P阱之间；在所述第一 P阱内注入有第一 P+掺杂区和第一 N+掺杂区，在所述高压N阱内设置低压N阱，在所述低压N阱内注入有作为漏极的第二 N+掺杂区和第三N+掺杂区，在所述第二 P阱内注入有第四N+掺杂区和第二 P+掺杂区，且所述第二 N+掺杂区靠近所述第一 N+掺杂区、所述第三N+掺杂区靠近所述第四N+掺杂区；所述第一 N+掺杂区与所述第二 N+掺杂区之间且靠近第二 N+掺杂区部分的表面、所述第二 N+掺杂区与所述第三N+掺杂区之间的表面、所述第三N+掺杂区与所述第四N+掺杂区之间且靠近所述第三N+掺杂区部分的表面沉积有场区氧化层；所述第一 N+掺杂区与所述第二 N+掺杂区之间且靠近所述第一 N+掺杂区部分的表面、所述第三N+掺杂区与所述第四N+掺杂区之间且靠近所述第四N+掺杂区部分的表面沉积有栅氧化层；所述栅氧化层表面与部分所述场区氧化层表面沉积有POLY多晶层；所述第二 N+掺杂区和所述第三N+掺杂区是所述NLDMOS管的漏极，所述低压N阱为所述包含所述漏极的部分阱区；在所述钝化层与所述阱区、所述掺杂区之间设置有介质层。
3.如权利要求2所述的电容器，其特征在于，所述介质层包括: 第一埋孔层，所述第一埋孔层包括多个第一埋孔，所述多个第一埋孔分别对应连接所述第一 P+掺杂区、所述第一 N+掺杂区、所述第二 N+掺杂区、所述第三N+掺杂区、所述第四N+掺杂区和所述第二 P+掺杂区； 第一金属层，所述第一金属层包括多个第一金属块，所述多个第一金属块与所述第一埋孔——对应连接； 第二埋孔层，所述第二埋孔层包括多个第二埋孔，所述多个第二埋孔与所述多个第一金属块一一对应连接； 第二金属层，所述第二金属层包括多个第二金属块，所述多个第二金属块中的一个连接第一引线，所述多个第二金属块中的另一个连接第二引线，余下的所述第二金属块与所述多个第二埋孔一一对应连接。
4.一种功率集成电路，包括一场效应晶体管和一电容器，其特征在于，所述电容器是如权利要求1至3任一项所述的电容器。
【文档编号】H01L29/40GK203644778SQ201320636913
【公开日】2014年6月11日 申请日期:2013年10月15日 优先权日:2013年10月15日
【发明者】李照华, 赵春波, 林道明, 戴文芳, 陈艳霞 申请人:深圳市明微电子股份有限公司