作为光传感器的mos晶体管结构的制作方法

作为光传感器的mos晶体管结构的制作方法
【专利摘要】描述了一种用于登记光的结构，包括：MOS晶体管结构(101，201，401，501，601，701)，具有第一源极/漏极区域(103)、第二源极/漏极区域(105)、以及至少部分地在所述第一源极/漏极区域和所述第二源极/漏极区域之间的主体区域(107)，其中所述主体区域的掺杂类型不同于所述第一和第二源极/漏极区域的另一掺杂类型，其中在所述主体区域(107)中，根据照射在主体区域(107)的光(111)而产生电荷载流子，其中所产生的电荷载流子控制从第一源极/漏极区域(103)经过主体区域流的至少一部分向第二源极/漏极区域(105)的电流。
【专利说明】作为光传感器的MOS晶体管结构

【技术领域】
[0001] 本发明涉及一种用于登记光的结构，具体地，其中所述结构可以布置在例如芯片 卡的单个芯片内。

【背景技术】
[0002] US2006/0108618A1 公开 了一种具有掩埋沟道（buried channel)M0S 晶体管的 CMOS图像传感器，其中该CMOS图像传感器包括光电转换设备和源极跟随晶体管。因此，光 电转换设备产生电流信号，并且响应于入射光的能量改变浮置节点的电压。
[0003] M0S半导体工艺中形成双极晶体管是公知的。因此，N型阱区域（n_)内的p+有源 区（active area)可以形成射极，Ν型讲本身形成基极，低掺杂的衬底（ρ_)形成连接器（在 ρηρ型双极晶体管的情况下）。将这种双极晶体管用作光电晶体管是被本领域所熟知的，其 中移除基极触点或基极端子使得Ν型阱浮置（S卩，不具有限定的电势）。在光线照射在该区 域的作用下，Ν型阱内产生电荷，并且根据射极和集电极的电压差、入射光的波长和强度，电 流在射极和集电极之间流动。
[0004] 然而，认识到这种光电晶体管具有若干缺点。首先，无法良好控制几何尺寸，尤其 是基极的宽度。此外，这种光电晶体管可能具有低电流增益。此外，这种类型的光电晶体管 具有很强的温度依赖性，即射极和集电极之间的电流极大地或强烈地依赖于温度，这可能 损坏信号的质量，理想情况下信号应线性依赖于光强。具体地，由于这种高温度依赖性，无 法确保传感器的线性度。针对互补晶体管（即，配置为光电晶体管的ηρη型双极晶体管） 观察到相同的缺点。
[0005] 需要一种用于登记或感测光的结构（具体地，提供基本线性依赖于光强的输出信 号），其中减少了或甚至克服了所述缺点中的至少一部分。具体地，需要一种能够以集成方 式制造的用于登记光的结构，提供可靠的光检测，例如用作芯片卡内的光传感器。
[0006] 独立权利要求的主题满足了上述需要，独立权利要求涉及一种用于登记光的结 构。从属权利要求详述了本发明的特定实施例。


【发明内容】

[0007] 根据本发明实施例，提供了一种用于登记光的结构，包括:M0S晶体管结构，具有 第一源极/漏极区域、第二源极/漏极区域以及，至少部分地在第一源极/漏极区域和第二 源极/漏极区域之间的主体区域（bulk region)，其中主体区域的掺杂类型不同于所述第 一和第二源极/漏极区域的掺杂类型，其中在主体区域中，根据照射在主体区域的光而产 生电荷载流子，其中所产生的电荷载流子控制从第一源极/漏极区域经过主体区域的至少 一部分流向第二源极/漏极区域的电流。
[0008] 登记光可以包括接收可见光波长范围或不可见光波长范围内的电磁辐射，例如在 100nm到1400nm之间的波长范围内，或甚至更低或更高波长，其中在M0S晶体管结构的主体 区域处或其中接收或入射或照射所述电磁辐射。因此，在主体区域内可能发生电子激发过 程，将导致从主体区域内的原子释放自由电子。具体地，主体区域可以包括硅原子和掺杂原 子，掺杂原子可以在外电子层上具有三个（P型）或五个电子（η型）。释放出的电子和由 此产生的空穴（作为载流子）可以构成从第一源极/漏极区域到第二源极/漏极区域的电 流。可以根据外电子层上电子的数量是大于还是小于硅的外电子层上电子的数量（为四个 电子）来确定掺杂类型。
[0009] 每个源极/漏极区域，S卩，第一源极/漏极区域和/或第二源极/漏极区域，可以 是传统M0S晶体管中定义的源极或传统M0S晶体管中定义的漏极。具体地，第一源极/楼 及区域可以与第二源极/漏极区域横向间隔开，可以将主体区域的至少一部分设置在第一 源极/漏极区域和第二源极/漏极区域之间。此外，第一源极/漏极区域以及第二源极/ 漏极区域每一个都可以包括各自的源极/漏极端子，以便能够分别在第一源极/漏极区域 和第二源极/漏极区域处施加限定电势。
[0010] 在M0S晶体管结构中，可以缺少或不需要栅极，或可以至少不将栅极连接到任何 限定电压，或可以将其浮置（floating)。对于M0S晶体管结构而言，可以使用传统M0S晶体 管。在这种传统M0S晶体管中，将栅极和主体区域用作电容器，栅极和主体区域之间的电压 可以在沟道区域内的部分主体区域中产生电场，其中该电场可以由传统M0S晶体管控制该 沟道区域内的电荷载流子的产生或者至少控制该沟道区域内的电荷载流子的浓度，因此可 以控制第一源极/漏极区域和第二源极/漏极区域之间的电流。在传统M0S晶体管中，栅 极和主体区域由薄氧化物层（栅极氧化物）隔离，并且用作电容器。如果在栅极和主体区 域之间供给限定的电势，则在部分主体区域内所产生的电场在栅极氧化物下方形成所谓的 沟道。如果在第一源极/漏极区域和第二源极/漏极区域之间供给第二电势，则电流沿水 平方向流动。由栅极电势控制电流的量。
[0011] 根据本发明实施例，也可以将M0S晶体管结构看作是横向双极结构：源极/漏极区 域分别形成射极（E)、集电极（C)，主体区域产生/形成基极（B)。（M0S晶体管结构的）栅 极不连接，栅极不具有任何电学功能，它可以定义射极和集电极（即，第一源极/漏极区域 和第二源极/漏极区域）之间的几何距离。这意味着现在可以通过栅极的几何尺寸良好地 控制双极晶体管的基极宽度。然而，根据本发明实施例，"得到的"双极晶体管结构可能具有 多种不同缺点，例如，如果不施加其它措施，则电流增益可能非常小，在截止状态下可能在 第一源极/漏极区域和第二源极/漏极区域之间流动具有温度依赖性的泄漏电流，且不容 易控制所述泄漏电流。
[0012] 例如，可以向第一源极/漏极区域（具有双极晶体管的第一射极/集电极区域的 功能）和第二源极/漏极区域（具有双极晶体管的第二射极/集电极区域的功能）二者都 掺杂外电子层上有三个电子的原子或外电子层上有五个电子的原子。当向源极/漏极区域 掺杂外电子层上有三个电子的原子时，可以向主体区域（具有双极晶体管的基极的功能） 掺杂外电子层上有五个电子的原子。进而，当向源极/漏极区域掺杂外电子层上有五个电 子的原子时，可以向主体区域掺杂外电子层上有三个电子的原子。因此，具体地，M0S晶体管 结构可以类似于npn型M0S晶体管或pnp型M0S晶体管（或具有其功能）。然而，可以不需 要或缺少栅极，或至少可以不将栅极与限定电势相连接。根据简单实施例，可以将传统M0S 晶体管用作M0S晶体管结构，其中不将栅极与任何限定电势相连接，而是将栅极随意浮置。
[0013] 栅极至少可以定义第一源极/漏极区域和第二源极/漏极区域之间的几何距离， 其中所述第一源极/漏极区域和第二源极/漏极区域可以用作类似于双极晶体管射极和集 电极功能的功能。
[0014] 根据本发明的实施例，M0S晶体管结构可以类似于双极结构，可以用作例如可用于 光传感器的光敏感元件。结构可以包括其它元件，以便改善或克服泄露问题并解决浮置基 极（N型阱）的问题。
[0015] 根据本发明的实施例，即使没有在M0S晶体管结构的主体区域和栅极（如果存在） 之间施加电压，主体区域内仍产生电荷载流子，其中通过隔离层将栅极与主体区域分隔。
[0016] 根据本发明实施例，即使没有在第一源极/漏极区域和第二源极/漏极区域之间 施加电压，主体区域内仍产生电荷载流子。
[0017] 因此，用于登记光的结构可以不依赖于（或需要）控制各源极/漏极区域之间电 流的电场，而是可以类似于双极晶体管，依赖于由于不同于在栅极和主体区域两端产生的 电场的工艺导致的在主体区域内产生的（或聚集的）电荷载流子。由此，可以将双极晶体 管的有利特性用在用于登记光的结构中以便改善对光的检测。
[0018] 根据本发明实施例，在主体区域和第一源极/漏极区域之间建立高阻抗连接，具 体地，阻抗在1ΜΩ (1〇~6Ω)和1〇〇6Ω (ΚΓ11Ω)之间。
[0019] 通过在主体区域和第一源极/漏极区域之间提供高阻抗，主体区域可能无法再随 意浮置，并具有限定电势，而不需要允许高电流入流出主体区域。因此，减少了泄漏问题，由 此改善了对入射光的感测。
[0020] 根据本发明实施例，如果将双极晶体管结构用作光电晶体管，则必须不连接基极 (浮置），但这样恶化了泄漏电流的问题。可以通过使用传统M0S晶体管的另一 M0S晶体管 来解决这种不想要的泄露问题。所述另一 M0S晶体管结构具有另一第一源极/漏极区域、 另一第二源极/漏极区域、另一主体区域和另一栅极，其中将另一第一源极/漏极区域、另 一栅极和另一主体区域彼此电连接，形成截止的M0S晶体管，其中另一M0S晶体管结构的另 一第二源极/漏极区域与该M0S晶体管结构的主体区域（浮置基极）（具体地，执行双极晶 体管的功能）电连接。
[0021] 另一 M0S晶体管结构可以是与M0S晶体管结构相同的类型，但是可以具有能够调 整的（不同或相同）尺寸，使得可以将该另一 M0S晶体管结构有利地用作高阻抗连接，以便 将主体区域设置在所限定的电势，还允许低电流将在M0S晶体管结构中流动的泄漏电流旁 路。
[0022] 具体地，可以通过与M0S晶体管结构相同类型的另一 M0S晶体管结构解决该M0S 晶体管结构的不想要的泄露问题。此外，如果将该另一 M0S晶体管结构的漏极（第二源极 /漏极区域）与M0S晶体管结构（接收光，并且用作主要光感测部分）的基极（即，主体区 域）（浮置阱）相连接，并将另一 M0S晶体管结构的源极（第一源极/漏极区域）与M0S晶 体管结构的射极（或第一源极/漏极区域）相连接，并且如果另一 M0S晶体管结构是截止 的（将栅极与其源极短路），则可以良好地建立浮置阱（即，M0S晶体管结构的主体区域） 的高阻抗连接。因此，可以由所述另一 M0S晶体管结构的几何尺寸、泄漏电流以及温度来定 义高阻抗路径的阻抗。因此，可以通过将调整该另一 M0S晶体管的几何尺寸来容易地调整 所述另一 M0S晶体管，以实现所需性能。
[0023] 由于用作双极光电晶体管的M0S晶体管结构和另一 M0S晶体管结构（提供高阻抗 连接）可以是相同类型，它们可以示出相同的（或至少相似的）泄漏电流温度依赖性。因 此，有可能通过调整另一 MOS晶体管结构的漏电流来控制MOS晶体管（具体地，用作双极晶 体管）结构（用作光检测元件）的漏电流。
[0024] 根据本发明实施例，另一主体区域具有一种掺杂类型，另一第一和另一第二源极/ 漏极区域具有另一掺杂类型。因此，M0S晶体管结构和另一 M0S晶体管结构可以是相同类 型，从而具有相似特性，具体地，关于温度依赖性的特性。因此，可以有效减少或甚至消除泄 漏电流问题。
[0025] 根据本发明的实施例，M0S晶体管结构和另一 M0S晶体管结构是相同类型，具有基 本相同的泄漏电流特性，泄漏电流特性具体地限定了泄漏电流对温度的依赖性，泄漏电流 从各第一源极/漏极区域流向各第二源极/漏极区域。
[0026] 具体地，M0S晶体管结构和另一 M0S晶体管结构的漏电流可以随着温度增加而增 力口。因此，对于两个M0S晶体管结构而言，漏电流的增加可以是对温度具有基本相同的函数 依赖性。通过使用另一 M0S晶体管结构，该另一 M0S晶体管结构具有与M0S晶体管结构的 主体区域电连接的另一第二源极/漏极区域，可以建立对用作光电晶体管的M0S晶体管结 构的主体区域/基极的高阻抗耦合，以便固定在另一 M0S晶体管结构的另一第二源极/漏 极区域处的电压电平。因此，还可以减少主体区域（基极）上的串扰的影响。
[0027] 根据本发明实施例，M0S晶体管结构和另一 M0S晶体管结构设置为具有实质上相 同的温度。当M0S晶体管结构和另一 M0S晶体管结构具有实质上相同的温度时，它们各自 泄漏电流可能大小相同，或至少可以是基本相互关联的（具体地，线性）。因此，当增加M0S 晶体管结构的泄漏电流时，另一 M0S晶体管结构的泄漏电流增加相同程度（或与该M0S晶 体管结构内漏电流的增加有关的程度），可以有效地减少M0S晶体管结构中的泄漏电流。因 此，考虑到准确度，可以改善对光检测。
[0028] 根据本发明实施例，通过由从主体区域经过另一第二源极/漏极区域到另一第一 源极/漏极区域的电荷载流子的电流减少主体区域内的电荷载流子，减少了从第一源极/ 漏极区域流向第二源极/漏极区域的漏电流。
[0029] 例如，在M0S晶体管结构的主体区域内自然发生的电荷载流子（例如，通过宇宙射 线、通过热能和/或其它干扰影响）可以在M0S晶体管结构内引起（至少部分的）泄漏电 流。然而，可以通过与第二源极或另一 M0S晶体管结构的另一第二源极/漏极区域的高阻 抗连接，从主体区域有效地移除这些无论入射光（强度和/或颜色）而产生的电荷载流子。 因此，可以改善结构的输出信号的准确度，其中准确度线性依赖于光强度。
[0030] 根据本发明的实施例，结构还包括与第二源极/漏极区域连接的输出端子，输出 端子基于照射在主体区域的光线的特性（具体地，强度）提供输出电流，其中第一源极/漏 极区域和另一第一源极/漏极区域与参考电势电连接。
[0031] 具体地，输出电流可以与入射光的强度成正比。备选地或附加地，输出电流可以依 赖于入射光的波长。当第一源极/漏极区域和另一第一源极/漏极区域与参考电势电连接 时，还可以通过凭借与参考电势的高阻抗路径的连接将M0S晶体管结构的主体区域保持为 限定的电势。由此，可以避免主体区域的浮置。
[0032] 根据本发明实施例，结构还包括连接在输出端子和地电势（或任何其它参考电 势）之间的电阻器。输出电流可以从输出端子通过该电阻器流向地电势，可以在该电阻器 两端产生电压降，接着电压降可以呈现在输出端子和地电势之间。因此，电压降可以表示输 出电压，具体地，该输出电压可以线性依赖于入射光的强度。因此，可以提供简单的光学传 感器。
[0033] 根据本发明的另一实施例，结构还包括连接在输出端子和地电势之间的电容器。 输出电流可以根据输出电流的附图和电容器的容值来随着时间对该电容器进行充电。因 此，可以在输出端子和地电势之间测量随时间增加的输出电压。
[0034] 根据本发明的实施例，结构还包括比较器，具有与输出端子连接的第一输入端子 和与参考比较器电势连接的第二输入端子。
[0035] 具体地，比较器可以是具有第一输入端子、第二输入端子和输出端子的可操作放 大器。具体地，第一输入端子可以是非反相（non-inVerting)输入端子，第二输入端子可以 是反相输入端子。比较器输出端子处的输出信号可以取决于施加在比较器的第一输入端子 和第二输入端子处的电势的差别。当在第一输入端子处施加的电势大于在第二输入端子处 施加的电势时，比较器输出端子处的电压可以指示乘以放大倍数之后的输入电压之间的差 另IJ。具体地，可以在比较器的第二输入端子处施加适当电势，接着可以将结构用于确定在对 电容器充电了特定时间段之后，电容器两端的电压高于还是低于施加在比较器的第二输入 端子处的电势。通过适当地选择或调整电容器的电容和/或施加在第二输入端子处的电 势，比较器输出端子处的输出电压可以反映照射在M0S晶体管结构的主体区域上的光的强 度。
[0036] 根据本发明实施例，结构还包括连接在输出端子和地电势之间的电容器放电路径 和在该电容器放电路径内的可控开关，其中交替地接通和断开该可控开关。
[0037] 具体地，可以通过（周期性的）时钟来实现接通和断开该可控开关。因此，可以对 电容器进行交替地充电和放电，其中在对电容器充电期间，可以将电容器两端的电压与比 较器的第二输入端子处施加的电势进行比较。因此，在对电容器充电期间，可以感测入射光 的强度并将其反应为比较器的输出信号。此后，电容器可以进行放电。可以交替地发生充 电和放电，允许在每个时钟周期的各充电时间间隔期间测量光的特性。
[0038] 根据本发明的实施例，结构还包括：另一电容器，连接在输出端子和地电势之间； 另一比较器，具有与输出端子连接的另一第一输入端子和与参考比较器电势连接的另一第 二输入端子；另一电容器放电路径，连接在输出端子和地电势之间；另一可控开关，在另一 电容器放电路径内，交替地断开和接通该另一可控开关；以及逻辑0R元件（或N0R元件）， 与比较器的输出端子和另一比较器的另一输出端子连接，其中将该结构用于当通过另一电 容器放电路径对另一电容器放电时通过输出端子对电容器充电，其中将该结构用于当通过 电容器放电路径对电容器放电时通过输出端子对另一电容器充电。
[0039] 通过这种方式，可以在对另一电容器进行放电的同时对电容器充电，反之在对该 电容器进行放电的同时对另一电容器充电。在对该电容器或另一电容器进行充电的期间， 将各电容器两端的各电压与向该比较器或另一比较器的第二输入端子施加的电势进行比 较。因此，对照射在主体区域上的光强度的测量可以实现为连续形式。
[0040] 逻辑0R元件（或N0R元件）的输出端子可以提供对入射光特性的指示，具体地， 入射光强度或入射光波长。
[0041] 可以通过选择或调整该电容器和另一电容器的电容、施加在该比较器和另一比较 器的第二输入端子处的电势、以及交替接通和断开开关的频率（即，时钟速率）来调整整个 结构的灵敏度。
[0042] 根据本发明实施例，将结构实现为电子芯片，即集成在单个芯片中，具体地芯片 卡。具体地，对光的检测可以提供芯片卡的安全特征。具体地，检测芯片卡中的光可以指示 潜在入侵者执行了对芯片卡内数据的未授权访问。具体地，在正常情况下，可以通过可能不 透光的适合外电子层或壳体对芯片卡内的芯片进行保护以防止接收光线。当潜在入侵者移 除壳体时，光可能照射在芯片上，由用于登记光的结构感测所述光。当登记了光时，可以删 除芯片卡上的数据，或以其他方式进行保护以免潜在入侵者进行访问。
[0043] 参考附图描述了本发明的实施例。本发明不限于所述或所示的实施例。

【专利附图】

【附图说明】
[0044] 图1示意性地示出了根据本发明实施例的用于登记光的结构；
[0045] 图2A示意性地示出了根据本发明实施例的在用于登记光的结构中使用的M0S晶 体管结构；
[0046] 图2B示意性地示出了可以用作图2A的M0S晶体管结构的传统M0S晶体管的横截 面；
[0047] 图3示意性地示出了 M0S工艺中的典型双极晶体管；
[0048] 图4示出了根据本发明实施例的用于登记光的结构；
[0049] 图5示出了根据本发明实施例的用于登记光的结构；
[0050] 图6示出了根据本发明实施例的用于登记光的结构；以及
[0051] 图7示出了根据本发明实施例的用于登记光的结构。
[0052] 应注意，不同附图中，使用仅第一位数不同的相同附图标记来表示结构和/或功 能中的相同或相似元素。

【具体实施方式】
[0053] 图1示意性地示出了根据本发明实施例的用于登记光的结构100。结构100包括 M0S晶体管结构101，具有第一源极/漏极区域103、第二源极/漏极区域105、主体区域107 和栅极109,其中在其它实施例中可以缺少栅极109。在结构100中，当用光111照射时，在 主体区域107内产生电荷载流子，控制从第一源极/漏极区域103流向第二源极/漏极区 域105的电流113。
[0054] 第一源极/漏极区域103与用附图标记115标记的参考电势vdd相连接。此外， 通过高阻抗连接117将M0S晶体管结构101的主体区域107与参考电势115相连接，由此 将主体区域107与第一源极/漏极区域103相连接。通过主体区域107和参考电势115之 间的高阻抗连接117,将主体区域107保持在限定电势，可以减少串扰对主体区域107 (用作 或称作基极）的影响。结构100还包括输出端子119,在该输出端子119处可以接收输出电 流121，其中具体地，输出电流121可以与照射在主体区域107上的光111的光强成正比。
[0055] 在所示结构100中，使用与该M0S晶体管结构101相同类型的另一 M0S晶体管结 构123来表现高阻抗连接117。具体地，另一 M0S晶体管结构123包括另一第一源极/漏极 区域125、另一第二源极/漏极区域127、另一主体区域129和另一栅极131，其中另一第一 源极/漏极区域125、另一栅极131和另一主体区域129彼此电连接。此外，另一 MOS晶体 管结构123的另一第二源极/漏极区域127电学连接到M0S晶体管结构的主体区域107。
[0056] 图2A示意性地示出了例如可以用作图1中的M0S晶体管结构101或图1中的另 一 M0S晶体管结构123的M0S晶体管结构201的横截面视图。
[0057] M0S晶体管结构201包括：四个连接点；源极端子204 (也标记为C的集电极），与 源极区域203耦接；漏极端子206 (也标记为E的射极），与漏极区域205耦接；栅极端子 209和主体区域207 (也标记为B)。源极区域（也称作第一源极/漏极区域）203和漏极区 域205 (也称作第二源极/漏极区域）之间的距离可以称作沟道，至少由栅极209的宽度大 致定义沟道的长度。将隔离层235形成在栅极209和主体区域207之间。具体地，由低掺 杂阱来形成主体区域207(晶体管的背面）。根据晶体管类型，可以是p掺杂阱（P型阱）或 η掺杂阱（N型阱）。
[0058] 可以将M0S结构201认为是横向双极结构，其中，源极和漏极重命名为射极（Ε) 205 和集电极（C) 203,其中主体区域207形成双极晶体管的基极（Β)。根据本发明实施例，当用 作如图1所示结构100中的M0S晶体管结构101时，M0S晶体管结构201的栅极209可以 不连接到任何限定电势。然而，栅极可以限定射极和集电极205、203之间的几何距离，意味 着它限定基极的宽度。将第一源极/漏极区域203 (集电极）与各集电极端子204相连接， 将第二源极/漏极区域205与各射极端子206相连接，以便进行外部电连接。此外，还将主 体区域207与各主体端子208相连接以便进行电连接。第一源极/漏极区域203和第二源 极/漏极区域205可以都为ρ型掺杂，主体区域可以为η型掺杂，反之亦然。
[0059] 图2Β示意性地示出了例如可以用作图1中的M0S晶体管结构101或用作图1中 的另一 M0S晶体管结构123的传统M0S晶体管201的横截面视图。在图2Β的传统M0S晶 体管201中，栅极（G)和主体区域（Β)由薄氧化层（栅极氧化层）隔离，用作电容器。如果 在栅极G和主体区域Β之间供给电势，在部分主体区域内产生的电场在栅极氧化层下方形 成所谓的沟道。如果在第一源极/漏极区域和第二源极/漏极区域之间供给第二电势，则 电流沿水平方向从源极（S)流向漏极（D)。由栅极电势控制电流量。
[0060] 图3示意性地示出了垂直双极晶体管350,以便解释图2所示M0S晶体管结构201 的功能。图3所示的双极晶体管350在Ν型阱区域（η_) 353内具有ρ+有源区域351，其中 Ρ+有源区域351形成双极晶体管的射极区域（具有标记为Ε的射极端子），Ν型阱353本 身形成基极355 (具有标记为Β的端子），低掺杂衬底（ρ-) 357形成集电极359 (具有标记为 C的集电极端子）。当将这种双极结构350用作光电晶体管时，移除基极端子Β使得Ν型阱 353、355浮置，没有限定电势。在光线的作用下，在Ν型阱353、355内产生电荷，可以根据射 极351和集电极359、357的电压差、光的波长和强度，在射极351和集电极359、357之间流 动电流。
[0061] 根据本发明实施例，例如图2所示的M0S晶体管结构类似于操作双极晶体管来进 行操作。然而，减少了或甚至避免了双极晶体管350的若干缺点，例如，可以更准确控制基 极宽度，可以改善双极晶体管的低电流增益和高温度依赖性。
[0062] 图4示意性地示出了根据本发明其它实施例的用于登记光的其它结构400。结构 400包括如图1所示的结构100和附加地电阻器461，电阻器461连接在输出端子419和地 电势463之间。通过电阻器461流向地电势463的输出电流421可以在该电阻器461两端 产生电压降，可以在输出端子419处获得所述电压降。由此，输出端子419处的输出电压可 以取决于照射在MOS晶体管结构401主体区域407上的光411的光强度。
[0063] 图5示出了根据本发明再一实施例的用于登记光的另一结构500。结构400包括 如图1所示的结构1〇〇和代替电阻器461 (图4中）的电容器565,电容器565连接在输出 端子519和地电势563之间。输出电流521可以对电容器565进行充电，由此可以在电容 器565两端产生输出电压，可以在输出端子519处获得所述输出电压。
[0064] 图6示意性地示出了根据本发明实施例的用于登记光的结构600的另一实施例。 结构600包括如图5所示的结构500和附加比较器667,比较器667具有与输出端子619连 接的第一输入端子669和与参考比较器电势673连接的第二输入端子671，其中由电压源 674产生该参考比较器电势673。比较器667具有输出端子675,表不第一输入端子669和 第二输入端子671处的电势之间的放大后的差别。
[0065] 此外，结构600包括电容器放电路径677,该电容器放电路径677能够由于使用由 时钟发生器699产生的时钟信号，令可控开关679将输出端子619与地电势663相连接或 将输出端子619与地电势相隔离，以交替的形式对电容器665进行放电。因此，每当接通可 控开关679时可以测量光强度，在接通可控开关679的状态下，对电容器665进行充电，使 用比较器667将该电容器675两端的电压与参考电势673进行比较。
[0066] 图7示出了用于登记光的另一结构700,能够在时钟信号的两个阶段（S卩，当时钟 信号为高时和当时钟信号为低时）测量光的强度。为此，结构700包括：另一电容器766， (通过若干开关785、779、787)连接在输出端子719和地电势763之间；另一比较器768,具 有与输出端子719连接的另一第一输入端子770和与比较器参考电势773连接的另一第二 输入端子772。
[0067] 结构700还包括用于对另一电容器766进行放电的另一电容器放电路径778和在 该另一电容器放电路径778内的可控开关780。此外，结构700包括逻辑（0R元件或）N0R 元件781，连接到比较器767的输出端子775和具有输入端子776的另一比较器768。NOR 元件781在输出端子783处提供输出，反映了入射在M0S晶体管结构701的主体区域707 上的光711的强度。
[0068] 具体地，使用时钟信号（时钟）来开关可控开关779 (和开关785)，同时使用该时 钟信号的反相信号或相反信号来开关另一可控开关780 (和开关787)。因此，时间间隔中， 在对电容器765进行充电的同时，对另一电容器766进行放电，反之亦然。然而，当分别对 电容器765和766进行充电时，两个比较器767、768以各自时间间隔进行测量它们各自相 对参考电压773的电压，使得在输出端子783处反映连续测量的光强度。
【权利要求】
1. 一种用于登记光的结构，包括： 皿05晶体管结构（101，201，401，501，601，701)，具有第一源极/漏极区域（103)、第二源 极/漏极区域（105)以及至少部分地在所述第一源极/漏极区域和所述第二源极/漏极区 域之间的主体区域（107)，其中所述主体区域的掺杂类型不同于所述第一和第二源极/漏 极区域的另一掺杂类型， 其中在所述主体区域（107)中，根据照射在主体区域（107)的光（111)而产生电荷载 流子，其中所产生的电荷载流子控制从第一源极/漏极区域（103)经过主体区域的至少一 部分流向第二源极/漏极区域（105)的电流。
2. 根据权利要求1所述的结构，其中即使在MOS晶体管结构（101，201)的主体区 域（107, 207)和栅极（109, 209)之间没有施加电压，仍产生电荷载流子，其中通过隔离层 (235)将所述栅极（109, 209)与主体区域（207)分隔。
3. 根据权利要求1或2所述的结构，其中在所述主体区域（107)和所述第一源极/漏 极区域（103)之间建立高阻抗连接（117)，具体地具有大于10ΜΩ的阻抗，具体地在10ΜΩ 和lOOGQ之间。
4. 根据前述权利要求之一所述的结构，还包括： 另一 M0S晶体管结构（123)，具有另一第一源极/漏极区域（125)、另一第二源极/漏 极区域（127)、另一主体区域（129)和另一栅极（131)，其中将所述另一第一源极/漏极区 域（125)、另一栅极（131)和另一主体区域（129)彼此电连接， 其中另一 M0S晶体管结构（123)的另一第二源极/漏极区域（127)与所述M0S晶体管 结构（101)的主体区域（107)电连接。
5. 根据权利要求4所述的结构，其中所述另一主体区域（129)具有一种掺杂类型，所述 另一第一和另一第二源极/漏极区域（125,127)具有另一掺杂类型。
6. 根据权利要求4或5所述的结构，其中所述M0S晶体管结构（101)和另一 M0S晶体 管结构（123)是相同类型，具有基本相同的泄漏电流特性，所述泄漏电流特性具体地限定 了泄漏电流对温度的依赖性，泄漏电流从各第一源极/漏极区域流向各第二源极/漏极区 域。
7. 根据权利要求4到6之一所述的结构，其中所述M0S晶体管结构（101)和另一 M0S 晶体管结构（123)设置为具有实质上相同的温度。
8. 根据权利要求4到7之一所述的结构，其中通过由从主体区域（107)经过另一第二 源极/漏极区域（127)到另一第一源极/漏极区域（125)的电荷载流子的电流来减少主体 区域（107)内的电荷载流子，减少了从第一源极/漏极区域流向第二源极/漏极区域的泄 漏电流。
9. 根据权利要求4到8之一所述的结构，还包括： 输出端子（119)，与第二源极/漏极区域相连接，所述输出端子基于照射在主体区域的 光线的特性，具体地光的强度，提供输出电流（121)， 其中所述第一源极/漏极区域（103)和另一第一源极/漏极区域（125)与参考电势 (115)电连接。
10. 根据权利要求9所述的结构，还包括： 电阻器（461)，连接在输出端子（419)和地电势（463)之间。
11. 根据权利要求9或10所述的结构，还包括： 电容器（565)，连接在输出端子（519)和地电势（563)之间。
12. 根据权利要求11所述的结构，还包括： 比较器￠67)，具有与输出端子￠19)连接的第一输入端子（669)和与参考比较器电势 (673)连接的第二输入端子（671)。
13. 根据权利要求12所述的结构，还包括： 电容器放电路径（677)，连接在输出端子和地电势之间；以及 可控开关（679)，在所述电容器放电路径内，其中交替地接通和断开所述可控开关。
14. 根据权利要求13所述的结构，还包括： 另一电容器（766)，连接在输出端子（719)和地电势（763)之间； 另一比较器（768)，具有与输出端子（719)连接的另一第一输入端子（770)和与参考比 较器电势（773)连接的另一第二输入端子（772): 另一电容器放电路径（778)，连接在输出端子和地电势之间； 另一可控开关（780)，在另一电容器放电路径内，交替地断开和接通所述另一可控开 关；以及 逻辑OR元件（781)，与比较器（767)的输出端子（775)和另一比较器（768)的另一输 出端子（776)连接， 其中将所述结构（700)用于当通过另一电容器放电路径对另一电容器放电时通过输 出端子对电容器充电， 其中将所述结构用于当通过电容器放电路径对电容器放电时通过输出端子对另一电 容器充电。
15. 根据前述权利要求之一所述的结构，实现为电子芯片，具体地芯片卡。
【文档编号】H01L31/0352GK104124303SQ201410164042
【公开日】2014年10月29日 申请日期:2014年4月23日 优先权日:2013年4月23日
【发明者】鄂尔斯特·布莱施奈德 申请人:Nxp股份有限公司