一种低漏电低正向压降肖特基二极管结构及其制备方法
【专利摘要】本发明的主要目的为提供一种低漏电低正向压降肖特基二极管及其制备方法，此方法采用结终端扩展技术保护终端，同时对肖特基主结势垒区进行中和调制，并且此两项的注入同时进行，提高了击穿电压，并可达到良好的低漏电效果，又工艺制程简单。本发明应用后可采用低电阻率的外延片来制造肖特基二极管，有效地降低了正向压降，既达到高压效果，并提高低漏电低压降效果。本发明可得到高效率的肖特基势垒二极管，与传统二极管结构相比，本发明二极管的应用范围更为广泛。
【专利说明】一种低漏电低正向压降肖特基二极管结构及其制备方法
【技术领域】
[0001]本发明属于二极管及其制备的【技术领域】，特别是涉及一种低漏电低正向压降型的肖特基二极管及其制备方法。
【背景技术】
[0002]肖特基势鱼二极管(Schottky Barrier D1de, SBD)广泛用于直流-直流转换器(DC-DC converter)、电压调节器(Voltage Regulator Module VRM)、电信传输 / 伺服器(Telecom/Server)、交流电源适配器(Adaptor)及充电器(Charger)等。在所有这些应用中，肖特基势垒二极管需要保证一定的击穿电压和低正向压降和低反向漏电流，以保证低功率消耗。
[0003]但上述器件的电参数，正向压降和反向漏电流需要一个折中选取，因为降低正向压降的同时必然引起反向漏电的增加，反向电压降低；提高反向电压的同时也必然引起正向压降的增加。也就是说，在接通状态性能与关闭状态性能上，不能做到全面兼顾。
[0004]在所有这些制造过程中，肖特基势垒二极管是通过势垒金属层达到反向截止的，由于势垒层的深度只有纳米级，边缘的表面电场大，难以达到高的电压，为了形成高的反向耐压(40V以上)，都是通过扩散保护环来达到，相当于在肖特基二极管旁并联一个PN结二极管，正向导通时通过肖特基二极管来流过电流，保证低的导通正向压降；反向截止时由PN结来截止。
[0005]典型的功率肖特基势垒二极管的截面图如说明书附图1所示，在重掺杂硅单晶上生长中等掺杂浓度的薄外延层，在外延层上淀积金属形成肖特基势垒，反向阻断电压能力的大小受势垒结的击穿电压高低的限制，在理想条件下击穿电压高低由材料电阻率决定，事实上影响击穿电压的因素主要由元胞边缘的电场分布决定，优化器件阻断能力设计就是减少对击穿电压的影响因素，使得器件的击穿电压尽量接近材料的固有能力。终端造型是为了消除PN结边缘因电场集中对击穿电压的影响。
[0006]为了克服边缘效应提高反向耐压，可采用金属场板或/和扩散保护环结构或台面截止型结构，这样做法对于肖特基二极管这样的产品通常低于200V的电压也可以达到一定效果。根据半导体肖特基理论，无边缘特殊造型的肖特基二极管芯片的边缘的电场最大点为角处，其电场与平面结的最大电场比值公式为:
ECyl/EPP=rd/2rj (其中rd为耗尽区半径，rj为势垒区厚度)
而势垒区厚度仅有纳米级，相对于耗尽区半径的微米级有几百倍的关系，导致电场强度在表面区非常大，击穿电压最大也就25V，不能满足需要。加入扩散保护环将击穿点引到PN结处，通过增加PN结深度r j，提高了电压能力。
[0007]但扩散的保护环虽能提高肖特基结的电压，由于PN结需扩散一定的深度，必须外延层的厚度相对地要加厚。
[0008]根据肖特基理论，正向导通时功率肖特基的正向压降为: νΡ=ΦΒ+ΚΤΛ*?η (Jf/AT2) +Jf ( P e*de+P S*ds) 其中:ΦΒ为势垒高度，Jf为正向导通电流，P 6，尤分别为外延层电阻率和厚度，Ps，ds分别为衬底电阻率和厚度，通常可忽略。
[0009]从上式可知，正向压降与外延层的厚度de有密切关系，增加外延层厚度会导致肖特基结正向压降提高。
[0010]同时，扩散保护环加场板的方案也只能达到平面结80%电压，若采用台面的技术工艺复杂性提高。
[0011 ] 并且，对于肖特基势垒区，势垒的高度对正向压降和反向漏电流影响至大，而势垒高度除和所选用的金属直接相关外，和所选用的外延片的浓度也有很大关联。浓度高则势垒高度降低，反之亦然。在制造的过程中由于一般采用热氧化方式生长氧化层，而氧化层又具有吸硼排磷特性，对于N型材料，导致表面层的浓度提高，如图2所示，会使势垒高度降低，漏电流增大，因此要选用电阻率高的外延片或高势垒金属，又导致正向压降增大。我们需要的是降低反向漏电流，不增加正向压降的产品，则需要高金属势垒和低电阻率的外延片来制造。
【发明内容】
[0012]本发明的主要目的为提供一种新型高压低正向压降低漏电的肖特基势垒二极管结构及其制备方法，此方法包括:以N或P型半导体为基片，在上面形成N-或P-外延层，在外延层上形成势垒层，再形成金属阳极，边缘造型设置带有浓度梯度的结扩展终端，有源区内注入小剂量的P或N型杂质来提高表面的电阻率，以达到提高势垒高度的作用。
[0013]通常平面型肖特基二极管的做法为:高温氧化一光刻I一腐蚀保护环Si02—注入硼一推结氧化一光刻2-—腐蚀接触孔一形成势垒硅化物一蒸发上电极金属一金属光刻3—背面金属，本发明的肖特基势垒二极管，主要特征为，光刻I时，通过对光刻版中有源区和终端保护区设计成不同间距面积的漏光区(如图3所示)，腐蚀Si02后注入硼及推结，既形成结终端扩展(JTE)结构的保护环，又在有源区表面形成高阻层。如图4所示。本实例中都是以N+/N型外延硅片为例，如P+/P型外延硅片注入的杂质类型相反即可。
[0014]结终端扩展(JTE)结构的保护环是通过在硅片表面注入一层P型杂质层，利用选择性增加结内的电荷来进行杂质互补，调整离子注入剂量可以精确控制P型区内的电荷，在能够保持表面平坦的同时，比台面终端实现结边缘电荷更好的控制与更佳的均匀性，这样有利于在单片上制造多个小面积功率器件；和扩散保护环的方式比较，电压显著提高，如扩散保护环方式电压只能达到平面结的80%以下，而JTE方式可达到平面结的90%以上。
[0015]JTE方式能够提高电压是由于其形成的耗尽层，控制的关键是离子注入的剂量的精确性和氧化等钝化层的电荷的控制，控制难度很大，注入的剂量要低于lE13cnT2，以保证不形成反型层。本发明设计上采用渐变注入窗口的方法来形成渐变梯度剂量，即在JTE部位分成多个区域，越靠近边缘的窗口越小，间距越大，但要保证注入推结后，结扩展要连在一起。
[0016]有源区通过注入P型杂质来补偿N型外延，使表面的浓度低于体内浓度,如图2所示，表面浓度降低可提高肖特基势垒的高度，降低反向漏电流，而外延片的浓度可适当提高，可降低串联电阻，降低正向压降，又不增加漏电流，达到低压降目的。但注入的杂质不能形成P型层，否则形成了 PN结。设计上本发明采用和JTE区同时注入的方法，简化制程，有源区注入的单位面积要低于JTE区的最小面积。可调整窗口的面积和间距，来调整补偿的浓度，达到不同的势垒高度，但保证注入推结后，结扩展要连在一起。
[0017]本发明肖特基势垒二极管的制备方法，其步骤包括:N+/N-型外延片一生长场氧Si02—光刻I (有源区和JTE区)一注入一推结一光刻2 (有源区肖特基结)-溅射势垒金属一娃化物形成一正面阳极电极金属一光刻3 (腐蚀金属)一背面金属
该二极管的结构为:以高浓度半导体为基片，在上面形成低浓度外延层，然后通过光刻注入的方式同时形成结终端扩展(JTE)保护环和高阻的有源区，再在有源区形成金属势垒硅化物，最后形成正背面金属。金属硅化物作为势垒层，可以是CrSi2、NiSiX、PtSi等金属硅化物，阳极为金属材料，单层或多层金属。
[0018]对于渐变JTE区可以分成多个区域，透光面积也可以有多种变化，但要保证靠近边缘单位透光面积逐步变小，有源区单位透光面积要小于JTE区，注入剂量要小于lE13cm_2，以保证不形成反型层，同时剂量要高于lEllcnT2，以保证能形成表面耗尽层，降低表面电场，提高电压。
[0019]本发明所述的肖特基势垒二极管，其特征在于，所述的边缘造型为带有浓度梯度缓变型终端，有源区的注入是和终端的注入用一次光刻版制成。.本发明另一特征在于，光刻版在终端区设计不同尺寸和间距的透光区，越靠近有源区的透光区越大；有源区的单位透光区面积低于终端区的最小区域的单位透光面积，保证注入杂质后，终端区形成耗尽层，而有源区仍属于原杂质类型，只是提高有源区的电阻率。
[0020]本发明另一特征在于，注入剂量低于lE13cm_2，以保证不形成反型层，同时剂量要高于IEllcnT2,以保证能形成表面耗尽层，降低表面电场,提高电压。
[0021]通过此方案的肖特基二极管和通用的扩散保护环方法制作的肖特基二极管比较，反向截止电压可提高8%以上,而漏电流可降低30%以上。
[0022]有益效果
(1)本发明制备方法简单，操作容易，成本低；
(2)本发明制备方法能大幅降低反向漏电流，降低正向压降，提高反向截止电压，有效改善电器效率。
【专利附图】
【附图说明】
[0023]图1通用肖特基二极管剖面示意图。
[0024]图2有源区浓度分布示意图。
[0025]图3 —次光刻版示意图。
[0026]图4本发明剖面示意图。
【具体实施方式】
[0027]以下通过具体实施例对本发明作进一步说明，但实施例并不限制本发明的保护范围。
实施例
[0028]本实例中，JTE区分成三个区域，第一区紧邻有源区，为100%透光区(即全注入)，第二区为75%透光区，第三区为50%透光区，每区宽度为1um,透光区间距为lum，有源区为10%透光区。外延片为N+/N型，N型电阻率为0.6 Ω.cm，厚度4um，注入剂量3E12/cm2，推结温度为950°C , 60min,势鱼金属为Cr,芯片面积为Imm2.结果:反向电压为56V(常规为48V)，反向漏电流12uA(常规35uA)，正向压降0.45V (常规 0.5V)。
[0029]当然，本【技术领域】中的普通技术人员应当认识到，以上的实施例仅是用来说明本发明，而并非作为对本发明的限定，只要在本发明的实质精神范围内，对以上所述实施例的变化、变形都将落在本发明权利要求书的范围内。
【权利要求】
1.一种肖特基势垒二极管，其结构包括:以N或P型半导体为基片，在上面形成N-或P-外延层，在外延层上形成势垒层，再形成金属阳极，边缘造型设置带有浓度梯度的结扩展终端，有源区内注入小剂量的P或N型杂质来提高表面的电阻率，以达到提高势垒高度的作用，两个结在同一次光刻版上完成。
2.根据权利要求1所述的肖特基势垒二极管，其特征在于，所述的边缘造型为带有浓度梯度缓变型终端，有源区的注入是和终端的注入用一次光刻版制成。
3.根据权利要求1所述的肖特基势垒二极管，其特征在于，光刻版在终端区设计不同尺寸和间距的透光区，越靠近有源区的透光区越大；有源区的单位透光区面积低于终端区的最小区域的单位透光面积，保证注入杂质后，终端区形成耗尽层，而有源区仍属于原杂质类型，只是提高有源区的电阻率。
4.一种肖特基势垒二极管的制备方法，其步骤包括:在硅外延片先形成氧化层，光刻注入与硅片相反类型杂质，然后形成金属势垒和上、下电极金属。
5.根据权利要求4所述的肖特基势垒二极管的制备方法，其特征在于，注入剂量低于lE13cm_2，以保证不形成反型层，同时剂量要高于lEllcnT2，以保证能形成表面耗尽层，降低表面电场，提高电压。
【文档编号】H01L29/06GK104134703SQ201410389537
【公开日】2014年11月5日 申请日期:2014年8月8日 优先权日:2014年8月8日
【发明者】鲁艳春, 杨忠武, 王国峰 申请人:上海安微电子有限公司