技术总结
本发明提供在三电平逆变器模块中使额定电流大容量化的同时减小电感的半导体装置。所述半导体装置具备多个半导体单元和将多个半导体单元在电气上并联的连接单元，半导体单元具有：层叠基板，其具有绝缘板和在绝缘板的主表面配置的电路板；多个半导体元件，其背面固定于电路板，并在正面具有主电极；布线部件，其与半导体元件的主电极电连接，其中，通过层叠基板、半导体元件和布线部件在半导体单元的内部构成三电平逆变器电路。
技术研发人员：仲村秀世;田久保扩;山田隆二;
受保护的技术使用者：富士电机株式会社;
文档号码：201510873959
技术研发日：2015.12.03
技术公布日：2016.07.06