集成电路器件。
背景技术：
采用化合物半导体材料(例如iii-v族化合物半导体)的多栅极晶体管可以使用沟道区中的窄带隙材料(例如ingaas)来在接通状态下得到高传导性，在子鳍状物中有宽带隙材料(例如gaas)以在断开状态下抑制子鳍状物泄漏。一种技术是以使得窄和宽带隙材料的异质结在栅极内部为目标以用于子鳍状物控制。然而，当异质结在栅极内部时，宽带隙材料的门控部分可能在高栅极偏压下无意地接通，从而产生额外的寄生栅极电容，增加了栅极延迟。此外，实际异质结位置经受过程变化。当异质结终止于栅极下方时，窄带隙材料的非门控部分不能被断开，产生增加的断开状态泄漏。
附图说明
图1示出了多栅极场效应晶体管器件的一部分的截面侧视图。
图2示出了穿过线2-2’的图1的结构。
图3示出了半导体衬底的yz截面侧视图，半导体衬底包括在其上的缓冲层、阻挡层和本征层。
图4示出了穿过xz截面的图3的结构并且示出了具有比阻挡层的宽度小的宽度的本征层。
图5示出了在本征层和阻挡层的鳍状物部分上形成牺牲栅极叠置体之后的图5的结构的顶侧透视图。
图6示出了穿过线6-6’的图5的结构。
图7示出了在鳍状物中形成结之后的结构的穿过线7-7’的图5的视图。
图8示出了在去除牺牲栅极和栅极电介质并在本征层和阻挡层的一部分上引入栅极电介质和第一栅极电极材料之后的图6的结构。
图9示出了在第一栅极电极材料上引入第二栅极电极材料之后的图8的结构。
图10是实施一个或多个实施例的中介层。
图11示出了计算设备的实施例。
具体实施方式
描述了用于最小化晶体管器件中的子沟道寄生泄漏和栅极感应的寄生电容的技术。在一个实施例中，通过使不同带隙的半导体材料的异质结与晶体管的栅极自对准来在当前晶体管设计上最小化子沟道寄生泄漏和栅极感应的寄生电容。
图1示出了场效应晶体管(fet)器件(例如金属氧化物半导体场效应晶体管(mosfet)器件、隧穿场效应晶体管(tfet)器件或其它fet)的实施例的截面视图。图2示出了穿过线2-2’的图1的结构。参考图1和图2，器件100包括衬底110，其例如是单晶硅衬底。在这个实施例中，设置在衬底110上的是缓冲层120。缓冲层120包含例如具有比衬底(例如硅衬底110)的材料大的晶格的材料。在缓冲层中的一种适合的材料是锗。为了减小穿透位错密度，材料(例如锗)可以在缓冲层120中渐变以逐渐增加外延生长的硅锗膜中的锗成分，使得越靠近衬底110，锗浓度越小并更远离衬底。
在图1和图2中的实施例中，设置在缓冲层120上的是阻挡层130。在一个实施例中，阻挡层130是具有比硅的带隙大的带隙的阻挡材料(宽带隙材料)。宽带隙材料的示例是具有大约至少三电子伏(ev)的带隙的材料。在另一实施例中，阻挡层130是具有类似于界面处的缓冲层120的晶格的晶格结构的材料。对于在界面(缓冲层120)处的主要由锗形成的缓冲层，阻挡层130的适合的宽带隙材料是砷化镓(gaas)。
如图1所示，设置在阻挡层130上的是结区145和结区150。在一个实施例中，结区145是mosfet的源极区(例如n+源极)，并且结区150是漏极区(例如n+漏极)。设置在结区145和150之间的是具有比硅的带隙小的带隙的半导体材料(窄带隙材料)。窄带隙材料的示例是iii-iv族或iv-v组化合物半导体材料(例如砷化铟镓(ingaas))的沟道材料。图1示出了具有例如10-30nm的长度尺寸l的沟道140。
如图2所示，在一个实施例中，沟道140具有小于在沟道区中的阻挡层130的宽度尺寸w2的宽度尺寸w1。典型地，沟道140具有大约5-10nm的宽度尺寸w1，而阻挡层130具有大约10-20nm的宽度尺寸w2。在沟道(w1)和阻挡层130(w2)之间的宽度尺寸的差异在沟道区中产生材料之间的结(异质结)处的的搁架或壁架135。搁架135具有阻挡材料的表面(如在图2中观察到的水平表面)。
上覆沟道区140是大约几埃厚的例如由二氧化硅形成的氧化层155。上覆氧化层155是例如由二氧化硅或具有大于二氧化硅的介电常数的电介质材料(高k材料)形成并具有大约几纳米的厚度的栅极电介质层160。如所示的，氧化层155和栅极电介质层160中的每个设置在沟道140和阻挡层130在沟道区中的一部分上。特别地，氧化层155和栅极电介质层160与沟道140和沿着沟道的长度尺寸的阻挡层130的剖面相符，包括设置在搁架135以及沟道140和阻挡层130的相对侧壁上。设置在栅极电介质160上且也共形地在沟道区中的阻挡层130上延伸的沟道140是例如由导电材料例如金属材料形成的栅极电极170。在一个实施例中，栅极电极170设置在搁架135上并在结构的沟道区中的阻挡层130的长度尺寸上沿着相对侧壁的一部分。设置在沟道140上的栅极电极170上的是也由导电材料形成的栅极电极175。如所示的，栅极电极175被限制到沟道140且不设置在阻挡层130的侧壁上。
在一个实施例中，栅极电极175的材料具有与栅极电极170的材料不同的逸出功。对于mosfet，栅极电极材料的逸出功与阈值电压(创建在源极和漏极之间的导电路径所需的最小栅极到源极电压)有关。较低的逸出功栅极金属(更n型)给出n-mosfet的较低阈值电压。在一个实施例中，栅极电极175的材料的逸出功小于栅极电极170的材料的逸出功。典型地，减小栅极电极的逸出功降低了n-mosfet的阈值电压。通常，较低的阈值电压意指器件的较小的功率消耗，但也可以导致增加的断开状态泄漏。在一个实施例中，栅极电极175的逸出功设置沟道140的阈值电压。类似地，设置在阻挡层130上的栅极电极170的逸出功设置那个材料的阈值电压。
在栅极电极175具有比栅极电极170的逸出功低的逸出功且栅极电极175被限制到沟道140同时栅极电极170在阻挡层130上的实施例中，微分逸出功方案使异质结135——在阻挡层130和沟道140之间的结——与栅极自动对准。这样的自动对准减小在断开状态时穿过沟道的泄漏，因为沟道由栅极电极175完全门控。寄生电容也在接通状态时减小，因为阻挡层130由于栅极电极170的较高逸出功(比栅极电极175的逸出功高)而不能接通，这对阻挡层进行门控。在一个实施例中，mosfet器件的目标阈值电压是大约100毫伏(mv)到250mv。与这个阈值电压目标兼容的栅极电极175的典型材料是碳化钛铝(tialc)。具有通常比适合于栅极电极170的tialc更高的逸出功的材料是氮化钛(tin)。
导电材料的逸出功可以与材料的厚度有关。在一个实施例中，栅极电极170和栅极电极175是相同的材料(例如tialc)并在结构100上形成以具有不同的厚度。通常，tialc的较厚层给出较低的逸出功(更n型)和n-mosfet的较低的阈值电压。在栅极电极170和栅极电极175是相同的材料的一个实施例中，栅极电极170具有比栅极电极175的厚度小的厚度。对于材料例如tialc，厚度的差异的结果是栅极电极170将具有比栅极电极175的逸出功大的逸出功。为了典型的目的，在一个实施例中，tialc的栅极电极170具有大约5nm的总厚度，且tialc的栅极电极175具有大约10nm的总厚度。最后，图1还示出了到结区145的金属接触部180和到结区150的金属接触部185。额外的接触部可以被形成到栅极叠置体以操作器件。
图3-9描述用于形成图1和图2所示的晶体管结构的过程。图3-9因而描述形成包括在沟道之下的阻挡层的三维多栅极晶体管的一个实施例，第一栅极电极材料建立阻挡层的阈值电压，而第二栅极电极材料建立沟道的阈值电压。参考图3，该图从yz视角示出了半导体衬底的截面侧视图。衬底310包括可以用作基座的任何材料，多栅极晶体管可以被构造在该基座上。典型地，衬底310是较大的衬底例如晶圆的一部分。在一个实施例中，衬底310是半导体材料，例如单晶硅。衬底310可以是大块衬底或在另一实施例中是绝缘体上半导体(soi)结构。
在涉及非晶格匹配的材料的实施例中，大块半导体衬底允许高质量器件层的实现。设置在图3中的衬底310的表面上的是缓冲层320。在一个实施例中，缓冲层320包括半导体材料，其包括在该层中从头到尾在成分上分级的半导体材料例如锗或第iii-v族化合物材料的浓度。在缓冲层320包括锗的实施例中，锗浓度从该层与半导体衬底310的界面朝着该层的顶点增加，如所观察到的。以这种方式，衬底晶格常数实际上从在界面处的硅调节到在层320的顶点处的锗的晶格常数。在一个实施例中，包括锗的分级浓度的缓冲层320(例如硅锗缓冲层)可以在衬底310上外延地生长。
图3所示的覆盖或设置在衬底300中的缓冲层320上的是阻挡材料的阻挡层330。在一个实施例中，阻挡层330包括具有宽带隙的材料。宽带隙材料在一个实施例中是具有至少3ev的带隙的材料。典型材料包括第iii-iv族或第iv-v族化合物半导体材料。阻挡层230的一种适当的材料是具有与在它与阻挡层330的界面处的缓冲层320的晶格常数类似的晶格常数的半导体材料。在缓冲层320包括在它的顶点处的锗的高浓度的场合，具有与锗的晶格结构的阻挡层330的宽带隙半导体材料是砷化镓(gaas)。在一个实施例中，阻挡层330的材料具有随后在阻挡层330上形成的对晶体管器件的沟道的材料的适当能带偏移。阻挡层330的厚度典型地是大约10nm到100nm。对于gaas的阻挡层，gaas可以是外延生长的。
覆盖或设置在图5的结构300中的阻挡层330上的是本征层340。在一个实施例中，本征层340是窄带半导体材料。本征层340的典型材料是第iii-iv族或第iv-v族化合物半导体材料。本征层340的典型材料是窄带隙半导体材料，例如ingaas。在一个实施例中，ingaas的本征层340可以外延地生长到大约50nm的厚度。
图3示出了在形成浅沟槽隔离(sti)区315以限定在结构中的器件区之后的结构300。sti315的适当材料是二氧化硅。在一个实施例中，开口被蚀刻而穿过本征层340、阻挡层330、缓冲层320并进入在器件结构区域周围的衬底310内。开口然后被填充有电介质材料(例如通过沉积过程)以限定sti区。图3示出了在sti区315的部分例如通过蚀刻过程被去除以暴露本征层340和阻挡层330的一部分并限定本征层340的鳍状物之后的结构300。被暴露鳍状物的典型高度典型地是大约500埃(
图4从xz视角示出了图3的结构。图4还示出了在本征层340的宽度尺寸相对于阻挡层330的宽度尺寸减薄之后的结构。在一个实施例中，可以通过例如柠檬和过氧化物混合物的湿蚀刻使ingaas的本征层相对于gaas的阻挡层选择性地减薄(宽度尺寸减小)。图4示出了具有大约10nm的宽度w1的本征层340，宽度w1小于阻挡层330的宽度w2(例如大约20nm)。相对于阻挡层的宽度的本征层340的减小的宽度创建在材料的结(异质结)处的搁架或壁架。图4示出了具有阻挡材料的表面的搁架335。
图5示出了在在sti区315之上延伸的本征层340的鳍状物部分上的牺牲或哑栅极叠置体的形成之后的图3和4的结构的顶侧透视图。在一个实施例中，栅极叠置体包括例如二氧化硅或高k电介质材料的栅极电介质层360。在一个实施例中，设置在栅极电介质层360上的是例如通过例如化学气相沉积方法沉积的多晶硅的哑栅极365。在一个实施例中，为了形成栅极叠置体，掩模材料被引入在结构之上并被图案化以具有栅极叠置体的开口。然后引入栅极叠置体。在栅极叠置体的形成之后，去除掩模，且将例如二氧化硅的电介质层345沉积在结构上以覆盖鳍状物。
图6示出了穿过线6-6’的图5的结构，图6示出了在由本征层340限定的鳍状物上的栅极电介质360和哑栅极365的栅极叠置体。图7示出了穿过线7-7’的图5的视图，其示出了在鳍状物中的结。典型地，为了形成源极和漏极结，在形成包括栅极电介质360和哑栅极365的栅极叠置体之后，在电介质层345中暴露鳍状物的结区。然后通过去除鳍状物材料的部分并用源极和漏极材料例如外延生长的硅、硅锗、纯锗、锗锡、第iii-iv族化合物半导体或第iv-v族化合物半导体代替所去除的鳍状物材料以限定分别mosfet的源极和漏极来形成结350和355。在结350和结355之间的本征层340的区是多栅极晶体管器件的沟道。一旦形成结，就在结之上引入电介质材料(在图7中被示为电介质层345)。
图8示出了在从结构去除牺牲栅极和栅极电介质和引入栅极叠置体之后的图7的结构。可以通过掩蔽结构的顶表面(如所观察到的)以暴露牺牲栅极并接着用一种或多种蚀刻剂蚀刻该结构以去除牺牲栅极和栅极电介质来去除牺牲栅极和栅极电介质。一旦被去除，氧化层(氧化层358)就可以被允许在暴露的本征层340和阻挡层330上生长到几埃。然后在被暴露本征层340和阻挡层330上共形地引入具有大约几纳米的厚度的栅极电介质层360。在一个实施例中，栅极电介质层360是高k电介质材料，例如氧化铪、氮氧化铪、硅化铪、氧化镧、氧化锆、硅化锆、氧化钽、钛酸钡锶、钛酸钡、钛酸锶、氧化钇、氧化铝、氧化铅钪钽、铌酸铅锌或其组合。
图8示出了例如通过原子层沉积过程在本征层340和阻挡层330上的栅极电介质层360上共形地引入的第一栅极电极材料370。第一栅极电极材料370的共形沉积将材料沉积在本征层340上、在搁架335(在异质结处)上和在阻挡层330上。共形沉积被沉积到一个厚度以也填充在阻挡层330和由电介质层345限定的侧壁之间的空间(例如典型地，该空间等于第一栅极电极材料370的厚度的两倍)。第一栅极电极材料370的典型厚度是2.5nm。应认识到，在一些情况下，第一栅极电极材料370的厚度将由材料的目标逸出功确定。
图9示出了在引入第二栅极电极材料作为栅极叠置体之后的图8的结构。在一个实施例中，第二栅极电极材料375被选择为具有与所沉积的第一栅极电极材料370的逸出功不同的逸出功。第二栅极电极材料375通过原子层沉积过程共形地沉积在第一栅极电极材料370上以填充在本征层340上的第一栅极电极材料370之间的开口。如所示，第二栅极电极375被限制到在本征层340上(在器件的沟道上)的形成。第二栅极电极材料375的典型厚度是5nm。类似于第一栅极电极材料370，在一些情况下，第二栅极电极材料375的厚度将由材料的目标逸出功确定。在一个实施例中，第二栅极电极材料375具有比第一栅极电极材料370的逸出功小的逸出功。第一栅极电极材料370的典型材料是tin，以及第二栅极电极375的典型材料是tialc。
在栅极叠置体的形成之后，可以在结构之上引入电介质材料，且接着引入分别到源极、漏极和栅极叠置体的接触部，且根据常规处理来将这些接触部接线。
图10示出包括一个或多个实施例的中介层400。中介层400是用于将第一衬底402桥接到第二衬底404的中间衬底。第一衬底402可以是例如包括上面所述的类型的多栅极晶体管器件的集成电路管芯。第二衬底404可以是例如存储器模块、计算机母板或另一集成电路管芯。通常，中介层400的目的是将连接扩展到较宽的间距或将连接重新布线到不同的连接。例如，中介层400可以将集成电路管芯耦合到球栅阵列(bga)406，其可以随后耦合到第二衬底404。在一些实施例中，第一和第二衬底402/404附着到中介层400的相对侧。在其它实施例中，第一和第二衬底402/404附着到中介层400的同一侧。在另外的实施例中，三个或更多个衬底借助于中介层400来互连。
中介层400可以由环氧树脂、纤维玻璃加强的环氧树脂、陶瓷材料或聚合物材料例如聚酰亚胺形成。在另外的实现中，中介层可以由交替的刚性或柔性材料形成，这些材料可以包括上面所述的用于在半导体衬底中使用的相同的材料，例如硅、锗和其它第iii-v族和第iv族材料。
中介层可以包括金属互连408和通孔410，包括但不限于硅通孔(tsv)412。中介层400还可以包括嵌入式器件414，包括无源和有源器件。这样的器件包括但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器和静电放电(esd)器件。更复杂的器件例如射频(rf)器件、功率放大器、功率管理器件、天线、阵列、传感器和mems器件也可以在中介层400上形成。
图11示出根据一个实施例的计算设备500。计算设备500可以包括多个部件。在一个实施例中，这些部件附着到一个或多个母板。在可选的实施例中，这些部件被制造到单个片上系统(soc)而不是母板上。在计算设备500中的部件包括但不限于集成电路管芯502和至少一个通信芯片508。在一些实现中，通信芯片508被制造为集成电路管芯502的部分。集成电路管芯502可以包括cpu504以及常常作为高速缓存存储器来使用的管芯上存储器506，其可以由技术例如嵌入式dram(edram)或自旋转移扭矩存储器(sttm或sttm-ram)提供。
计算设备500可以包括可以或可以不物理地和电气地耦合到母板或被制造在soc管芯内的其它部件。这些其它部件可以包括但不限于易失性存储器510(例如dram)、非易失性存储器512(例如rom或闪存)、图形处理器单元514(gpu)、数字信号处理器516、密码处理器542(在硬件内执行加密算法的专用处理器)、芯片组520、天线522、显示器或触摸屏显示器524、触摸屏控制器526、电池528或其它电源、功率放大器(未示出)、全球定位系统(gps)设备544、罗盘530、运动协处理器或传感器532(其可以包括加速度计、陀螺仪和罗盘)、扬声器534、照相机536、用户输入设备538(例如键盘、鼠标、手写笔和触控板)和大容量存储设备540(例如硬盘驱动器、光盘(cd)、数字通用盘(dvd)等)。
通信芯片508实现了无线通信，以用于将数据传输到计算设备500和从计算设备500传输数据。术语“无线”及其派生词可以用于描述可以通过使用经由非固体电介质的经调制电磁辐射来传递数据的电路、设备、系统、方法、技术、通信通道等。该术语并不暗示相关的设备不包含任何电线，虽然在一些实施例中它们可以不包含电线。通信芯片508可以实现多种无线标准或协议中的任一个，包括但不限于wi-fi(ieee802.11系列)、wimax(ieee802.16系列)、ieee802.20、长期演进(lte)、ev-do、hspa+、hsdpa+、hsupa+、edge、gsm、gprs、cdma、tdma、dect、蓝牙、其派生物以及被指定为3g、4g、5g和更高代的任何其它无线协议。计算设备500可以包括多个通信芯片508。例如，第一通信芯片可以专用于较短距离无线通信例如wi-fi和蓝牙，而第二通信芯片可以专用于较长距离无线通信例如gps、edge、gprs、cdma、wimax、lte、ev-do等。
计算设备500的处理器504包括根据上面所述的实施例形成的一个或多个设备，例如多栅极晶体管。术语“处理器”可以指处理来自寄存器和/或存储器的电子数据以将那个电子数据转换成可以存储在寄存器和/或存储器中的其它电子数据的任何设备或设备的部分。
通信芯片508包括根据上面实施例形成的一个或多个设备，例如晶体管。
在另外的实施例中，容纳在计算设备500内的另一部件可以包含根据实现形成的一个或多个设备，例如多栅极晶体管。
在各种实现中，计算设备500可以是膝上型计算机、上网本计算机、笔记本计算机、超级本计算机、智能电话、平板计算机、个人数字助理(pda)、超移动pc、移动电话、桌上型计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数字照相机、便携式音乐播放器或数字视频记录器。在另外的实现中，计算设备500可以是处理数据的任何其它电子设备。示例
下面的示例属于实施例：
示例1是装置，其包括：在衬底上的非平面主体，非平面主体包括在阻挡材料上的导电沟道材料，沟道材料设置在结区之间并包括与阻挡材料的带隙不同的带隙；以及在主体上的栅极叠置体，栅极叠置体包括电介质材料和第一栅极电极材料以及第二栅极电极材料，第一栅极电极材料包括第一逸出功，第一栅极电极材料设置在所述沟道材料上，第二栅极电极材料包括不同于所述第一逸出功的第二逸出功，第二栅极电极材料设置(1)在沟道材料和第一栅极电极材料之间的沟道材料上并设置(2)在阻挡材料上。
在示例2中，示例1的装置的第一栅极电极材料的逸出功大于第二栅极电极材料的逸出功。
在示例3中，示例1的装置的第一栅极电极材料的逸出功小于第二栅极电极材料的逸出功。
在示例4中，示例1-3中的任一项的装置的第一栅极电极材料和第二栅极电极材料是同一材料。
在示例5中，示例4的装置的第二栅极电极材料具有小于第一栅极电极材料的厚度。
在示例6中，示例1-3中的任一项的装置的第一栅极电极材料和第二栅极电极材料包括不同的材料。
在示例7中，示例1-6中的任一项的装置的阻挡材料包括比硅的带隙大的带隙。
在示例8中，示例7的装置的阻挡材料包括第iii-v族化合物材料。
在示例9中，示例1的装置的阻挡材料包括砷化镓。
在示例10中，示例1的装置的沟道材料包括砷化铟镓。
在示例11中，示例1-6中的任一项的装置的沟道材料包括比阻挡材料的宽度尺寸小的宽度尺寸，使得沟道材料和阻挡材料的结限定在主体的长度尺寸的相对侧上的搁架，搁架的上表面包括阻挡材料，以及其中第二栅极电极材料设置在搁架上。
在示例12中，示例11的装置的第二栅极电极在搁架之下的阻挡材料上。
示例13是装置，其包括：包括在衬底上的阻挡材料上的导电沟道材料的多栅极晶体管器件，其中沟道材料包括长度尺寸和宽度尺寸，以及宽度尺寸小于阻挡材料的宽度尺寸，使得沟道材料和阻挡材料的结限定在阻挡材料的长度尺寸的相对侧上的搁架；设置在沟道材料和阻挡材料上的电介质材料；包括设置在沟道材料和电介质材料上的第一逸出功的第一栅极电极材料；以及包括不同于第一逸出功的第二逸出功的第二栅极电极材料，第二逸出功设置(1)在沟道材料和第一栅极电极材料之间的沟道材料上和(2)在阻挡材料上。
在示例14中，示例13的装置的第一栅极电极材料的逸出功大于第二栅极电极材料的逸出功。
在示例15中，示例13的装置的第一栅极电极材料的逸出功小于第二栅极电极材料的逸出功。
在示例16中，示例13-15中的任一项的装置的第一栅极电极材料和第二栅极电极材料是同一材料。
在示例17中，示例16的装置的第二栅极电极材料具有小于第一栅极电极材料的厚度。
在示例18中，示例13的装置的第一栅极电极材料和第二栅极电极材料包括不同的材料。
在示例19中，示例13的装置的沟道材料包括砷化铟镓，以及阻挡材料包括砷化镓。
示例20是一种方法，其包括：在衬底上形成非平面主体，非平面主体包括在阻挡材料上的导电沟道材料，沟道材料包括与阻挡材料的带隙不同的带隙；在主体中形成源极结区和漏极结区；以及在主体上在源极结区和漏极结区之间形成栅极叠置体，栅极叠置体包括电介质材料和第一栅极电极材料以及第二栅极电极材料，第一栅极电极材料包括第一逸出功，第一栅极电极材料设置在所述沟道材料上，第二栅极电极材料包括不同于所述第一逸出功的第二逸出功，第二栅极电极材料设置(1)在沟道材料和第一栅极电极材料之间的沟道材料上和(2)在阻挡材料上。
在示例21中，示例20的方法的形成非平面主体包括减小沟道材料的宽度尺寸，使得沟道材料和阻挡材料的结限定在主体的长度尺寸的相对侧上的搁架，搁架的上表面包括阻挡材料，以及其中形成栅极叠置体包括在搁架上形成第二栅极电极材料。
在示例22中，示例21的方法的形成栅极叠置体包括在上表面之下的阻挡材料上形成第二栅极电极。
在示例23中，示例20-22中的任一项的方法的形成栅极叠置体包括形成第一栅极电极材料以具有比第二栅极电极材料的逸出功大的逸出功。
在示例24中，示例20-22中的任一项的方法的形成栅极叠置体包括形成第一栅极电极材料以具有比第二栅极电极材料的逸出功小的逸出功。
在示例25中，示例20-22中的任一项的方法的形成栅极叠置体包括形成由同一材料形成的第一栅极电极材料和第二栅极电极材料。
在示例26中，示例25的方法的第二栅极电极材料被形成到比第一栅极电极材料的厚度小的厚度。
在示例27中，示例20-22中的任一项的方法的形成栅极叠置体包括形成由不同材料形成的第一栅极电极材料和第二栅极电极材料。
在示例28中，示例20的方法的沟道材料包括砷化铟镓，并且阻挡材料包括砷化镓。
对所示的实施方式的以上描述(包括在摘要中所述的内容)并非旨在是详尽的或者将本公开内容地实施例局限于所公开的精确形式。如相关领域中的技术人员将认识到的，虽然出于说明性目的在本文中描述了具体的实施方式和示例，但在本公开的范围内的各种等效修改是可能的。
鉴于以上的具体实施方式，可以做出这些修改。在所附权利要求中所使用的术语不应被解释为将本公开内容的各个实施例局限于说明书和权利要求书中所公开的具体的实施方式。相反，本发明的范围要完全由根据权利要求诠释的建立的原则所解释的所附权利要求来确定。