电阻式随机存取内存及其制造方法与流程

本发明涉及一种非易失性内存及其制造方法，尤其涉及一种电阻式随机存取内存及其制造方法。

背景技术：

一般来说，在电阻式随机存取内存的制造过程中，会先依序于基底上形成下电极材料层、可变电阻氧化物材料层与上电极材料层，接着在上电极上形成图案化硬掩膜层，以将上电极材料层、可变电阻氧化物材料层与下电极材料层图案化。上述的图案化硬掩膜层通常藉由使用硅烷(SiH₄,silane)及氧气做为反应气体的等离子体辅助化学气相沉积法形成，因此，所形成的图案化硬掩膜层中容易残留有氢离子。

然而，在对电阻式随机存取内存进行操作的过程中，图案化硬掩膜层中所含的氢离子会经由上电极扩散至可变电阻氧化物层中，改变可变电阻氧化物层的电阻转态行为，因而对电阻式随机存取内存的效能造成影响。进一步说，当施加电位差于电阻式随机存取内存时，由图案化硬掩膜层扩散至可变电阻氧化物层的氢离子会影响可变电阻氧化物层内的导电细丝(filament)的形成或断裂，进而使得电阻式随机存取内存会产生尾端位(tailing bit)效应，且会在高温时难以保持在低电阻状态，造成所谓“高温数据保持能力(high-temperature data retention，HTDR)”的劣化。

因此，如何避免图案化硬掩膜层中所含的氢离子扩散至可变电阻氧化物层中为当前所需研究的课题。

技术实现要素：

本发明提供一种电阻式随机存取内存，其具有位于硬掩膜层与可变电阻氧化物层之间的氢阻挡层，上述的氢阻挡层可防止硬掩膜层中的氢离子扩散至可变电阻氧化物层。

本发明提供一种电阻式随机存取内存的制造方法，其于硬掩膜层与可变电阻氧化物层之间形成氢阻挡层，以防止硬掩膜层中的氢离子扩散至可变电阻氧化物层。

本发明提供一种电阻式随机存取内存，其具有使用物理气相沉积法形成的硬掩膜层。

本发明的电阻式随机存取内存包括第一电极、第二电极、可变电阻氧化物层、硬掩膜层以及氢阻挡层。第一电极配置于基底上。第二电极配置于第一电极与基底之间。可变电阻氧化物层配置于第一电极与第二电极之间。硬掩膜层配置于第一电极上。氢阻挡层配置于硬掩膜层与第一电极之间。

本发明的电阻式随机存取内存的制造方法的步骤如下。于基底上形成第一电极。于第一电极与基底之间形成第二电极。于第一电极与第二电极之间形成可变电阻氧化物层。于第一电极上形成硬掩膜层。于硬掩膜层与第一电极之间形成氢阻挡层。

本发明的电阻式随机存取内存包括第一电极、第二电极、可变电阻氧化物层以及硬掩膜层。第一电极配置于基底上。第二电极配置于第一电极与基底之间。可变电阻氧化物层配置于第一电极与第二电极之间。硬掩膜层配置于第一电极上，且硬掩膜层是藉由进行物理气相沉积制程而形成。

基于上述，在本发明的硬掩膜层含有氢离子的情况下，可藉由设置于硬掩膜层与第一电极之间的氢阻挡层来防止硬掩膜层中的氢离子扩散至可变电阻氧化物层，使得硬掩膜层中所含的氢离子不影响可变电阻氧化物层的电阻转态行为。此外，在本发明的硬掩膜层为使用物理气相沉积法形成的情况下，硬掩膜层中实质上不含有氢离子，使得硬掩膜层的形成不影响可变电阻氧化物层的电阻转态行为。因此，当施加电位差于电阻式随机存取内存时，可变电阻氧化物层中的导电细丝可顺利形成或断裂，其有助于避免尾端位效应的产生，并且能够增进电阻式随机存取内存的高温数据保持特性、耐久性以及产率。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1A至图1D为本发明第一实施例的电阻式随机存取内存的制造流程的剖面示意图；

图2A至图2D为本发明第二实施例的电阻式随机存取内存的制造流程的剖面示意图。

附图标记：

100、200：电阻式随机存取内存

102、202：基底

104、108、204、208：电极材料层

104a、108a、204a、208a：电极

106、206：可变电阻氧化物材料层

106a、206a：可变电阻氧化物层

110：氢阻挡材料层

110a：氢阻挡层

112、212a：图案化硬掩膜层

212：硬掩膜材料层

114、214：衬层

116、216：介电层

具体实施方式

本文中请参照附图，以便更加充分地体会本发明的概念，附图中显示本发明的实施例。但是，本发明还可采用许多不同形式来实践，且不应将其解释为限于底下所述的实施例。实际上，提供实施例仅为使本发明更详尽且完整，并将本发明的范畴完全传达至所属技术领域中普通技术人员。

在附图中，为明确起见，可能将各层以及区域的尺寸以及相对尺寸作夸张的描绘。

图1A至图1D为本发明第一实施例的电阻式随机存取内存的制造流程的剖面示意图。

首先，请参照图1A，于基底102上形成电极材料层104。基底102为介电基底。在本实施例中，基底102并没有特别地限制。举例来说，基底102例如是由硅基底以及位于硅基底上的介电层所组成。此外，上述的硅基底上 可具有半导体组件，且上述的介电层中可具有内联机结构。电极材料层104的材料例如是氮化钛(TiN)或钛(Ti)。电极材料层104的形成方法例如是物理气相沉积法(PVD)或原子层沉积法(ALD)。

其次，于电极材料层104上形成可变电阻氧化物材料层106。可变电阻氧化物材料层106的材料例如是过渡金属氧化物。上述的过渡金属氧化物例如是氧化铪(HfO₂)、氧化钽(Ta₂O₅)或其他适当的金属氧化物。可变电阻氧化物材料层106的形成方法例如是物理气相沉积法或原子层沉积法。可变电阻氧化物材料层106可具有以下特性：当施加正偏压于可变电阻氧化物材料层106时，氧离子受正偏压的吸引离开可变电阻氧化物材料层106而产生氧空缺(oxygen vacancy)，形成导电细丝并呈现导通状态，使得可变电阻氧化物材料层106由高电阻状态(High Resistance State，HRS)转换到低电阻状态(Low Resistance State，LRS)；当施加负偏压于可变电阻氧化物材料层106时，氧离子回到可变电阻氧化物材料层106，使导电细丝因而断裂并呈现非导通状态，可变电阻氧化物材料层106由低电阻状态转换到高电阻状态。

再次，于可变电阻氧化物材料层106上形成电极材料层108。电极材料层108的材料例如是氮化钛、氮化钽、钛或钽。电极材料层108的形成方法例如是物理气相沉积法或原子层沉积法。

然后，于电极材料层108上形成氢阻挡材料层110。氢阻挡材料层110具有高的氢离子阻障特性。氢阻挡材料层110的材料例如是金属氧化物。上述的金属氧化物例如是氧化铝、氧化钛或氧化铱。氢阻挡材料层110的形成方法例如是进行物理气相沉积制程或原子层沉积制程。氢阻挡材料层110的厚度例如是5nm至100nm之间。

请参照图1B，于氢阻挡材料层110上形成图案化硬掩膜层112。图案化硬掩膜层112的材料例如是氮化硅、氮氧化硅、碳化硅或氮碳化硅。在本实施例中，图案化硬掩膜层112的形成方法为使用硅烷及氧气作为反应气体的等离子体辅助化学气相沉积法。因此，所形成的图案化硬掩膜层112中会残留有氢离子。图案化硬掩膜层112的厚度例如是50nm至200nm之间。

请参照图1C，以图案化硬掩膜层112为掩膜进行蚀刻制程，移除部分氢阻挡材料层110、部分电极材料层108、部分可变电阻氧化物材料层106及部分电极材料层104而形成氢阻挡层110a、电极108a、可变电阻氧化物层106a 及电极104a，以形成电阻式随机存取内存100。上述的蚀刻制程例如是干式蚀刻制程。电极104a可作为电阻式随机存取内存100的下电极。电极108a可作为电阻式随机存取内存100的上电极。特别一提的是，由于介于电极108a与图案化硬掩膜层112之间的氢阻挡层110a具有高的氢离子阻障特性，因此可防止图案化硬掩膜层112中的氢离子扩散至可变电阻氧化物层106a。

请参照图1D，在基底102上形成衬层114。衬层114的材料包括介电材料，例如是氧化矽。衬层114的形成方式例如是化学气相沉积法。在本实施例中，衬层114共形地于基底102上，亦即覆盖由电极104a、可变电阻氧化物层106a、电极108a、氢阻挡层110a以及图案化硬掩膜层112组成的堆叠结构。接着，于基底102上形成介电层116，覆盖衬层114及其所覆盖的堆叠结构。介电层116的材料例如是氧化矽。介电层116的形成方法例如是化学气相沉积法。在本实施例中，介电层116用以隔离电阻式随机存取内存100与经由后续工艺形成之导体层。

本实施例的电阻式随机存取内存100包括基底102、电极104a、可变电阻氧化物层106a、电极108a、氢阻挡层110a以及图案化硬掩膜层112。电极108a配置于基底102上。电极104a配置于电极108a与基底102之间。可变电阻氧化物层106a配置于电极108a与电极104a之间。图案化硬掩膜层112配置于电极108a上。氢阻挡层110a配置于图案化硬掩膜层112与电极108a之间。

在本实施例中，由于图案化硬掩膜层112是使用硅烷及氧气做为反应气体的等离子体辅助化学气相沉积法形成，因此所形成的图案化硬掩膜层112中会残留有氢离子。然而，由于设置于图案化硬掩膜层112与电极108a之间的氢阻挡层110a可防止图案化硬掩膜层112中的氢离子扩散至可变电阻氧化物层106a，因此可变电阻氧化物层106a的电阻转态行为可不受氢离子影响。也就是说，当施加正偏压于电阻式随机存取内存100时，可变电阻氧化物层106a中的导电细丝能顺利形成并呈现低电阻状态，而当施加负偏压于电阻式随机存取内存100时，可变电阻氧化物层106a中的导电细丝也能顺利断裂并呈现高电阻状态，其有助于避免尾端位效应的产生，并且能够增进电阻式随机存取内存100的高温数据保持特性、耐久性以及产率。

图2A至图2D为本发明第二实施例之电阻式随机存取内存的制造流程的 剖面示意图。由于图2A的基底202、电极材料层204、可变电阻氧化物材料层206、电极材料层208分别与图1A的基底102、电极材料层104、可变电阻氧化物材料层106、电极材料层108的配置、材料以及形成方法相似，于此便不再赘述。

请参照图2A，与图1A所述的方法类似，依序于基底202上形成电极材料层204、可变电阻氧化物材料层206与电极材料层208。接着，于电极材料层208上形成硬掩膜材料层212。硬掩膜材料层212的材料例如是氮化硅、氮氧化硅、碳化硅或氮碳化硅。硬掩膜材料层212的形成方法例如是物理气相沉积法。由于在进行物理气相沉积的过程中并未如同等离子体辅助化学气相沉积法使用含氢的气体作为反应气体，因此以物理气相沉积法所形成的硬掩膜材料层212中实质上不含有氢离子。上述的实质上不含有氢离子包括完全不含有氢离子或含量趋近于0的微量氢离子。硬掩膜层212的厚度例如是50nm至200nm之间。

请参照图2B，将硬掩膜材料层212图案化，形成图案化硬掩膜层212a。

请参照图2C，以图案化硬掩膜层212a为掩膜进行蚀刻制程，移除部分电极材料层208、部分可变电阻氧化物材料层206及部分电极材料层204而形成电极208a、可变电阻氧化物层206a及电极204a，以形成电阻式随机存取内存200。上述的蚀刻制程例如是干式蚀刻制程。电极204a可作为电阻式随机存取内存200的下电极。电极208a可作为电阻式随机存取内存200的上电极。

请参照图2D，在基底202上形成衬层214。衬层214的材料包括介电材料，例如是氧化矽。衬层214的形成方式例如是化学气相沉积法。在本实施例中，衬层214共形地于基底202上，亦即覆盖由电极204a、可变电阻氧化物层206a、电极208a以及图案化硬掩膜层212a组成的堆叠结构。接着，于基底202上形成介电层216，覆盖衬层214及其所覆盖的堆叠结构。介电层216的材料例如是氧化矽。介电层216的形成方法例如是化学气相沉积法。在本实施例中，介电层216用以隔离电阻式随机存取内存200与经由后续工艺形成之导体层。

本实施例的电阻式随机存取内存200包括：基底202、电极204a、可变电阻氧化物层206a、电极208a以及图案化硬掩膜层212a。电极208a配置于 基底202上。电极204a配置于电极208a与基底202之间。可变电阻氧化物206a层配置于电极208a与电极204a之间。图案化硬掩膜层212a配置于电极208a上。

在本实施例中，由于图案化硬掩膜层212a是藉由进行物理气相沉积法形成，因此图案化硬掩膜层212a中不含有氢离子(也包括含量趋近于0的微量氢离子的情形)。在图案化硬掩膜层212a中不含有氢离子的情况下，可变电阻氧化物层206a的电阻转态行为不会因图案化硬掩膜层212a的形成而改变，而在图案化硬掩膜层212a中含有含量趋近于0的微量氢离子的情况下，尽管图案化硬掩膜层212a中所含的微量氢离子会扩散至可变电阻氧化物层206a，其也不影响可变电阻氧化物层206a的电阻转态行为。也就是说，当施加正偏压于电阻式随机存取内存200时，可变电阻氧化物层206a中的导电细丝能顺利形成并呈现低电阻状态，而当施加负偏压于电阻式随机存取内存200时，可变电阻氧化物层206a中的导电细丝也能顺利断裂并呈现高电阻状态，其有助于避免尾端位效应的产生，并且能够增进电阻式随机存取内存200的高温数据保持特性、耐久性以及产率。

当然，在其他实施例中，也可以是上述第一实施例与第二实施例的结合，即以物理气相沉积法形成的硬掩膜层，于可变电阻氧化物层之间，可以进一步增设氢阻挡层，藉以增加制程的裕度和/或自由度，此外也能增进高温数据保持特性及耐久性。

虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中普通技术人员，在不脱离本发明的精神和范围内，当可作些许的改动与润饰，故本发明的保护范围当视所附权利要求界定范围为准。